Verilog--二进制编码到格雷码的转换

二进制编码:bincode，格雷编码：graycode，则两者转化关系为：

graycode = (bincode>>1) ^ bincode;

即二进制编码右移一位然后与原来二进制编码异或。

举例说明：

二进制                    格雷0000 >> 1 = 0000 ^ 0000 = 0000
0001 >> 1 = 0000 ^ 0001 = 0001
0010 >> 1 = 0001 ^ 0010 = 0011
0011 >> 1 = 0001 ^ 0011 = 0010

时间： 2024-12-09 10:12:34

Verilog--二进制编码到格雷码的转换的相关文章

《FPGA全程进阶---实战演练》第十二章二进制码与格雷码PK

大家在写程序的时候,可能会听闻,什么独热码,什么格雷码,什么二进制码等等,本节意在解释这几种编码之间的区别和优势以及用verilog怎么去实现,下面先介绍这几种编码的区别. 1 基础理论部分 1.1 独热码独热码,在英文文献中称做 one-hot code, 直观来说就是有多少个状态就有多少比特,而且只有一个比特为1,其他全为0的一种码制. 如,有十六个状态的独热码状态编码应该是:0000000000000001,0000000000000010,0000000000000100,000000

格雷码与二进制码的转换

Gray Code是1880年由法国工程师Jean-Maurice-Emlle Baudot发明的一种编码,是一种绝对编码方式,典型格雷码是一种具有反射特性和循环特性的单步自补码,它的循环.单步特性消除了随机取数时出现重大误差的可能,它的反射.自补特性使得求反非常方便.格雷码属于可靠性编码,是一种错误最小化的编码方式,因为,虽然自然二进制码可以直接由数/模转换器转换成模拟信号,但在某些情况,例如从十进制的3转换为4时二进制码的每一位都要变,能使数字电路产生很大的尖峰电流脉冲.而格雷码则没有这一缺

格雷码与二进制码互相转换

参考百科:http://baike.baidu.com/link?url=mr53i-76Ue3cGMnqWwG_lam8Zfwbfhdk8JnHEHhEU0nfzpIZ8l583KdcTIahIQIoSTYtL02DpWnt4goCByUQ9a 在一组数的编码中,若任意两个相邻的代码只有一位二进制数不同,则称这种编码为格雷码(Gray Code),另外由于最大数与最小数之间也仅一位数不同,即“首尾相连”,因此又称循环码或反射码. 二进制码→格雷码(编码): 此方法从对应的n位二进制码字中直接得

systemC构建格雷码和二进制的转换

废话不多说,直接上实现: simulus是gray码信号发生器的实现: simulus.h: include "base.h" #ifndef SIMULUS #define SIMULUS const unsigned int size=4; SC_MODULE(simulus){ // signal drivers sc_out<sc_uint<size> > gray ; void prc

格雷码与二进制码转化成格雷码

在一组数的编码中,若任意两个相邻的代码只有一位二进制数不同,则称这种编码为格雷码(Gray Code),格雷码由0和1组成,由二进制码演化而成. 格雷码生成方法如下: 1位格雷码有两个码字 (n+1)位格雷码中的前2n个码字等于n位格雷码的码字,按顺序书写,加前缀0 (n+1)位格雷码中的后2n个码字等于n位格雷码的码字,按逆序书写,加前缀1 举例如下: 1位格雷码: 0 1 2位格雷码: 总共有2^2个码字,前一半的码字为1位的格雷码按顺序书写加前缀0,后一半的码字为1位格雷码逆序书写加前缀1

连环锁格雷码知识+大数

连环锁题目抽象:某个格雷码到另一个格雷码最少需要的转换步数. 思路:直接求出对应得十进制,相减取绝对值. 当n=2时变换的序列为00,01,11,10 当n=3时变换的序列为000,001,011,010,110,111,101,100 …… 仔细观察发现这正是格雷码,相邻两个状态只有一位不同(实际上题目描述已经说了这个条件)! 十进制数自然二进制数格雷码 0 0000 0000 1 0001 0001 2 0010 0011 3 0011 0010 4 0100 0110 5 0101

FPGA学习笔记之格雷码、边沿检测、门控时钟

一.格雷码格雷码的优点主要是进位时只有一位跳变,误码率低. 1.二进制转格雷码我们观察下表: 二进制码格雷码 00 00 01 01 10 11 11 10 二进制码表示为B[],格雷码表示为G[],则有 G(i) = B(i),i为最高位 G(i-1) = B(i) xor B(i-1),i非最高位用verilog可以这样写 1 reg [WIDTH-1:0] bin; 2 reg [WIDTH-1:0] gray; 3 parameter WIDTH = 8; 4 always @(

v3学院 FPGA专家带你学习FPGA实现格雷码跨时钟域异步fifo

当由慢时钟域到快时钟域,肯定需要一个buffer做缓冲,这样才能完成时钟域的转换.一般这种情况都选择FIFO来做缓冲. 当读写FIFO的时钟不同那么称为异步FIFO,FIFO就是一个"环形存储器"读操作会把读指针指向下一个读数据,写操作会把写指针指向下一个写数据地址.当读指针追上写指针时称作读空,当写地址追上读地址时称作写满. 读空,写满标志的产生格雷码地址编码产生异步fifo整体逻辑框图请扫二维码加入fpga圈代码实现请持续关注,下次讲解! 本文章原创,来自v3学院 www.

格雷码计数器

简介实现FIFO存储器读写指针比较好的方法就是使用格雷码计数器.格雷码计数器的优势在于其相邻两个数值之间只有一位发生变化,提高了系统的抗干扰能力,而且在计数时,各个输出的门电路翻转次数要远远小于二进制计数器,从而可以大幅度降低系统的功耗. 实现格雷码计数器的步骤如下: 将格雷值转换为二进制值. 根据条件递增二进制值. 将二进制值转换为格雷码将计数器的最终格雷值保存到寄存器中. 格雷码转二进制格雷码转二进制的公式如下: binn?1=grayn?1bini=grayi?bini+1 格雷码转