VGA显示

module    vga_control(
        //syste,        clk
        input                clk,
        input                rst_n,
        //vga            interface
        input        [9:0]    hx,
        input        [9:0]    vy,
        output    reg    [23:0]    rgb,
        //pinlv            interface
        input        [31:0]    pinlv
);

reg        [6:0]        add;
wire    [31:0]        q;

wire                display_value;
assign                display_value = ((hx >0 && hx < 33)&&(vy > 0 && vy < 97)) ? 1 : 0;

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        add <= 0;
    else if(display_value)
        add <= vy ;
    else
        add <= 0;
end

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        rgb <= 0;
    else if(display_value && q[32 - hx])
        rgb <= 24‘h666666;
    else if(!display_value)
        rgb <= 24‘h888888;
    else
        rgb <= 0;
end

rom    rom_inst (
    .address ( add ),
    .clock ( clk ),
    .q ( q )
    );

endmodule

VGA显示的字母汉字的基本套路

值得注意的是

时间: 2024-12-04 13:01:09

VGA显示的相关文章

VGA显示SDRAM内容_1&mdash;&mdash;DE1-SOC学习笔记(3)

在这篇文以及下面几篇文里里使用HPS-FPGA-Slave实现HPS读取一张bmp图片,发送至SDRAM,然后由自定义的IP读取SDRAM输出至VGA显示. 不妥当的地方还需多多指教 IP逻辑设计 VGA时序控制模块,选择mod控制输出不同的分辨率 //vga timing ctrl module // systemverilog // //by Sorin module vga_timctrl( input clk,//200MHz input [1:0] mod, //input rst,

NIOS2随笔——JPEG解码与VGA显示

1. 系统概述 本设计采用NIOS2 32位处理器,通过SPI接口将SD/TF卡中的JPEG图片数据读取到内存中,SD/TF卡的文件系统为FAT32,NIOS2软件实现JPEG解码后,启动framereader和Clocked Video Output模块,最终在VGA显示器上显示JPEG图像,系统框图如下: 2. JPEG格式 JPEG(Joint Photographic Experts Group)是第一个国际图像压缩标准,提供了良好的压缩性能的同时,具有较好的图像质量,被广泛应用电子产品

基于FPGA的VGA显示静态图片

终于熬到暑假了,记过三四周的突击带考试,终于为我的大二画上了一个完整的句号,接下来终于可以静心去做自己想做的事情了,前一阵子报了一个线上培训班,学学Sobel边缘检测,之前一直在学习图像处理,但是因为一直看人家的代码,到后来难免有点空虚.所以说自己狠下心来,报了一个线上培训班,重新学习一下,自己设计Sobel边缘检测,势要摆脱抄别人代码的魔咒.所以这次图像显示部分和在彩色条纹中显示一副图片的代码,全部是我自己设计的,虽然不是什么大工程,但是还是满满的成就感,这次用的时间比较久,因为使用的是新板子

VmodCAM图像采集 VGA显示

先上图 总体框图 效果图 效果不是很好,因为暂时用的是zedboard自带的VGA,其只能RGB只有3*3*3的彩色度 VmodCAM原理图 VmodCAM的zedboard管脚约束见:http://blog.csdn.net/xiabodan/article/details/26144749 VmodCAM的zedboard初始化见    :http://blog.csdn.net/xiabodan/article/details/26346935 初始化采用SDK 中C编程,没有用HDL,原

基于FPGA的VGA显示设计(二)

上一篇:基于FPGA的VGA显示设计(一)     参照 CrazyBingo 的 基于FPGA的VGA可移植模块终极设计代码  的工程代码风格,模块化处理了上一篇的代码,并增加了一点其它图形. 顶层模块: 1 /**************************************************** 2 * Module Name : VGA_color_all.v 3 * Author : yllinux 博客:http://www.cnblogs.com/yllinux/

VGA系列之一:VGA显示网络图片

一休哥是在读研究生的时候开始正式接触FPGA的,之所以这么说呢,是因为之前本科参加电赛的时候也学过一点FPGA的知识,可惜学习周期太短导致那次电赛惨败.可能世上就是有这么巧的事,刚上研究生的第一天,老板就给了我一块FPGA板,让我自己玩去,从此就踏上了这条不归路. 好了,闲话不多说,接下来我们来讲讲如何用FPGA实现VGA显示网络图片.这里我们先提出几个问题,通过解决这几个问题,从而实现工程效果. 1.  如何用FPGA实现VGA显示 2.  网络图片和VGA显示有何区别 3.  VGA如何显示

基于FPGA驱动VGA显示图片的小问题

学习VGA显示图片的过程中,遇到了一个小问题,我在显示屏上开了一个60x60的框,放了一张图片进去显示,但是最终的结果如下图所示. 出现了一个竖黑边,看了看代码,分析了一下逻辑没问题,然而看这个显示那肯定是有问题的,然后仿真了一下看看,时序图如下. 正确的时序 错误的时序 我这是的是当行计数器记到200和场计数器记到200的时候显示ROM中的数据,在显示屏中开出一个60x60的正方形显示区域,对比上两幅图可得,第二幅图在当行计数器计数到200的时候lcd_data本应该是ROM里的数据,但是却输

为什么有些云终端的VGA显示质量差

随着云计算产业在国内的蓬勃发展,以及国产ARM处理器的快速发展,云终端的高性价比优势越来越明显.但是目前很多云终端的VGA显示质量比较差,经常出现相同的显示器,PC显示效果可以,但是接云终端的时候效果就比较差.这就要从云终端VGA硬件显示方案说起.当前ARM云终端很多都是基于机顶盒的硬件平台发展来的,大多数机顶盒的CPU是不支持VGA信号输出,它们只需要支持HDMI即可,因此要用外围电路扩展一个VGA出来.常见的扩展方案就是通过CPU的LCDC接口加DAC模拟VGA输出,这个是最经济的解决方案.

说说为什么有些云终端的VGA显示质量差的原因

随着云计算产业在国内的蓬勃发展,以及国产ARM处理器的快速发展,云终端的高性价比优势越来越明显.但是目前很多云终端的VGA显示质量比较差,经常出现相同的显示器,PC显示效果可以,但是接云终端的时候效果就比较差.这就要从云终端VGA硬件显示方案说起.当前ARM云终端很多都是基于机顶盒的硬件平台发展来的,大多数机顶盒的CPU是不支持VGA信号输出,它们只需要支持HDMI即可,因此要用外围电路扩展一个VGA出来.常见的扩展方案就是通过CPU的LCDC接口加DAC模拟VGA输出,这个是最经济的解决方案.