MSP430F5438A的时钟系统

现在在做的温控部分算法,需要每隔0.25s采集一次温度数据,然后计算出相应的控制量,并以PWM的形式输出。为了实现这个功能,时钟系统是不可或缺的,现就MSP430F5438A的时钟系统进行研究。

MSP430F5438A 里面有三个计时器,如下图所示

这三个计时器为TA0,TA1,TB0。TA0有5个capture/compare 寄存器, TA1有3个, TB0 有7个。

TA0 is a 16-bit timer/counter (Timer_A type) with five capture/compare registers. It can support multiple capture/compares, PWM outputs, and interval timing. It also has extensive interrupt capabilities. Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare registers.

也就是说TA0计时器可以实现计时功能,也可以产生大量的中断,这些中断可以来自于计数器的溢出和每一个capture/compare寄存器。

好了,现在可以来深入了解这些东西了。

Timer_A features include:
• Asynchronous 16-bit timer/counter with four operating modes
• Selectable and configurable clock source
• Up to seven configurable capture/compare registers
• Configurable outputs with pulse width modulation (PWM) capability
• Asynchronous input and output latching
• Interrupt vector register for fast decoding of all Timer_A interrupts

就像其他的模块一样,Timer模块同样需要选择时钟,也需要选择模式,现将一些主要的寄存器列在下面:

(1)TAxR Register: Timer_A register. The TAxR register is the count of Timer_A.它会在时钟沿信号处增加或者降低,TAxR可以被软件读写,而且,当它溢出时,计时器会产生中断。

通过设置TACLR位,TAR可以清零,Setting TACLR also clears the clock divider counter logic (the divider setting remains unchanged) and count direction for up/down mode.

increments or decrements (depending on mode of operation) with each rising edge of the clock signal. TAxR can be read or written with software. Additionally, the timer can generate an interrupt when it overflows.

(2)  
时间: 2024-10-14 12:06:10

MSP430F5438A的时钟系统的相关文章

总结:S5PV210时钟系统

在数据手册<S5PV210_UM_REV1.1>中的section 02_system/3 CLOCK CONTROLLER(354页) 一.时钟域 在S5PV210的SoC中,时钟系统分为三个区域:MSYS.DSYS.PSYS. (1)MSYS:CPU(Cortex-A8内核).DRAM控制器(DMC0和DMC1).IRAM.IROM等 (2)DSYS:主要是视频图像解码相关的时钟 (3)PSYS:内部外设相关(串口.SD.USB.GPIO.IIC.SPI等) 二.时钟源 可以通过四个晶振作

SoC时钟系统简介

1.SoC的时钟获得一般有: * 外部直接输入时钟信号,SoC有个引脚用来输入外部时钟信号,用的很少. * 外部晶振+内部时钟发生器产生时钟,大部分低频单片机都是这么工作的. * 外部晶振+内部时钟发生器+内部PLL产生高频时钟+内部分频器分频得到各种频率的时钟,210属于这种. 2.时钟启动过程 在初始化PLL前为晶振的24m主频,然后设定锁相周期,初始化pll,进行倍频.输出信号通过输出到各总线上,不同设备需要不同的分频. 3.PLL:APLL.MPLL.EPLL.VPLL APLL:Cor

关于STM32时钟系统

初学STM32,感觉最蛋疼的是它的时钟系统,每次看到它的那个时钟树就有点晕,虽然看了很多这方面的资料,甚至也已经写过很多STM32的模块代码,做过一些小项目,但一直还是对这一块模模糊糊,似懂非懂,所以想把自己对它的一点点认识写出来,一步一步,直到完全搞通的那一天,(这些内容并非自己原创,只是想帮助自己理解) 在STM32中,有五个时钟源,为HSI.HSE.LSI.LSE.PLL. HSI是高速内部时钟,RC振荡器,频率为8MHz. HSE是高速外部时钟,可接石英/陶瓷谐振器,或者接外部时钟源,频

(5)MSP430F5529 统一时钟系统UCS

之前有一点漏说明了,先补充上:还有一个模块时钟源:MODOSC,产生MODCLK时钟源信号,一般只为闪存控制模块和ADC12模块提供服务. 该模块不被使用时自动关闭,任何模块对该时钟源提出使用要求时,MODOSC无需被使能即可响应该请求.430F5529中MODCLK为5MHZ. *************************************************************** MSP430F5529有多个时钟源,而且很多模块其时钟源都是可以自由选择的.此外,由于一般

STM32时钟系统

一.在STM32中,有五个时钟源,为HSI.HSE.LSI.LSE.PLL. ①HSI是高速内部时钟,RC振荡器,频率为8MHz. ②HSE是高速外部时钟,可接石英/陶瓷谐振器,或者接外部时钟源,频率范围为4MHz~16MHz.一般接8MHZ. ③LSI是低速内部时钟,RC振荡器,频率为40kHz. ④LSE是低速外部时钟,接频率为32.768kHz的石英晶体. ⑤PLL为锁相环倍频输出,其时钟输入源可选择为HSI/2.HSE或者HSE/2.倍频可选择为2~16倍,但是其输出频率最大不得超过72

FPGA基础知识6(FPGA时钟系统及多时钟系统处理)

需求说明:FPGA基本知识 内容       :第一部分  FPGA各个时钟说明 第二部分  FPGA时钟总结 第三部分  异步时钟同步化及门控时钟 来自       :时间的诗 第一部分  FPGA各个时钟说明 来自:http://blog.chinaunix.net/uid-7547035-id-60220.html 1.         FPGA的全局时钟是什么? FPGA的全局时钟应该是从晶振分出来的,最原始的频率.其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的. 2

嵌入式Linux裸机开发(六)——S5PV210时钟系统

嵌入式Linux裸机开发(六)--S5PV210时钟系统 一.时钟系统简介 外设工作需要一定频率的时钟,这些时钟都由系统时钟提供.系统时钟一般由外部低频24MHZ晶体振荡器通过锁相环电路PLL倍频产生.通过外部的低频晶体振荡器产生系统时钟不仅可以减少干扰还可以降低成本.外设的工作频率越高,功耗越高,越不稳定.通过关闭外设的时钟可以关闭外设. 二.时钟域 S5PV210 中包含 3 大类时钟 domain, 分别是主系统时钟 domain (简称 MSYS).显示相关的时钟 domain (DSY

9.S5PV210的时钟系统

1.时钟域:MSYS.DSYS.PSYS(1)因为S5PV210的时钟体系比较复杂,内部外设模块太多,因此把整个内部的时钟划分为3大块,叫做3个域.(2)MSYS: CPU(Cortex-A8内核).DRAM控制器(DMC0和DMC1).IRAM&IROM······(3)DSYS: 都是和视频显示.编解码等有关的模块(4)PSYS: 和内部的各种外设时钟有关,譬如串口.SD接口.I2C.AC97.USB等.(5)为什么内部要分为3个域,怎么划分的?因为210内部的这些模块彼此工作时钟速率差异太

ARM cortex a 之时钟系统2

时钟的产生: 振荡放大器连接到了外部晶体时钟 锁相环使得低输入频率转换为高频时钟来适应S5PV210要求.它的时钟发生器块还包括一个内置的 逻辑单元,在每个系统复位后来稳定时钟频率. 必须注意使用每个时钟mux开关.对于无干扰的mux开关,必须保证在时钟选择从一种变成另一种的时候 时钟源正在运行. 时钟系统示意图大体解析:在S5PV210数据手册的时钟系统那里,有两张复杂的时钟发生图. 数据手册把晶振和时钟发生器画在了一起(因为它们只有在一起才能工作).MUX开关是通过寄存器位设置来确定哪条路时