Intel为何吊打AMD，先进半导体工艺带来什么？
2016-3-10 15:38 | 作者：Strike | 关键字：超能课堂,半导体工艺,CPU制程
分享到
按照摩尔定律的发展趋势，晶体管的栅极间距每两年会缩小0.7倍，半导体工艺制程正在变得越来越小，而这样做有什么好处呢？今天就要来探讨一下这个问题。
本文约2152字，需4分钟阅读
1971年，Intel发布了第一个处理器4004，它采用10微米工艺生产，仅包含2300多个晶体管，而45年后的今天，Intel现在规模最大的是代号Knights Landing的新一代Xeon Phi处理器，14nm工艺制造，核心面积超过700mm2，拥有72亿个晶体管，具备惊人的76个x86核心，搭配16GB MCDRAM缓存，现在的CPU能变得这么庞大当然得归功于半导体工艺的发展。
14nm的Knights Landing处理器具备76个核心
对半导体工艺的掌握不仅影响CPU复杂度，还会影响公司的命运。Intel的处理器已经进入14nm工艺节点了，AMD的FX处理器还停留在32nm工艺上，要知道多年前AMD与Intel在半导体工艺上的差距可没有现在这么大，因为AMD之前也是有自己的晶圆厂的，工艺掌握在自己手中，现在已经变成了无晶圆企业，工艺进步需要依赖GlobalFoundries或者TSMC等代工厂。今天我们的超能课堂就要来探讨一下这个问题——先进的半导体工艺到底能带来什么影响呢？
从摩尔定律说开去
说到具体影响之前，我们得先提一提主宰半导体发展的金科玉律——摩尔定律。1965年仙童半导体公司的工程师戈登·摩尔撰文指出半导体电路集成的晶体管数量将每年增加一倍，性能提升一倍，之后又修正为每两年增加一倍，这就是著名的摩尔定律，而半导体工业的发展已经符合摩尔定律超过半世纪了，虽然近几年有放缓迹象，但是摩尔定律依然会持续下去。
Intel对半导体工艺的进展预期
按照摩尔定律的发展趋势，晶体管的栅极间距每两年会缩小0.7倍，在1971年推出的10μm处理器后，经历了6μm、3μm、1μm、0.5μm、0.35μm、0.25μm、0.18μm、0.13μm、90nm、65nm、45nm、32nm、22nm还有现在最新的14nm，半导体工艺制程正在变得越来越小，而这样做有什么好处呢？
优点之一：制程越小就能塞下更多的晶体管，成本下降
CPU的生产是需要经过7个工序的，分别是：硅提纯，切割晶圆，影印，蚀刻，重复、分层，封装，测试， 而当中的蚀刻工序是CPU生产的重要工作，也是重头技术，简单来说蚀刻就是用激光在硅晶圆制造晶体管的过程，蚀刻这个过程是由光完成的，所以用于蚀刻的光的波长就是该技术提升的关键，它影响着在硅晶圆上蚀刻的最小尺寸，也就是线宽。
现在半导体工艺上所说的多少nm工艺其实是指线宽，也就是芯片上的最基本功能单位门电路的宽度，因为实际上门电路之间连线的宽度同门电路的宽度相同，所以线宽可以描述制造工艺。缩小线宽意味着晶体管可以做得更小、更密集，而且在相同的芯片复杂程度下可使用更小的晶圆，于是成本降低了。
Intel不同制程工艺的成本、核心面积进化路线图
优点之二：频率更高，电压更低
更先进半导体制造工艺另一个重要优点就是可以提升工作频率，缩减元件之间的间距之后，晶体管之间的电容也会降低，晶体管的开关频率也得以提升，从而整个芯片的工作频率就上去了。
另外晶体管的尺寸缩小会减低它们的内阻，所需导通电压会降低，这代表着CPU的工作电压会降低，所以我们看到每一款新CPU核心，其电压较前一代产品都有相应降低。另外CPU的动态功耗损失是与电压的平方成正比的，工作电压的降低，可使它们的功率也大幅度减小。
工艺升级的障碍：漏电流
然而半导体工艺是不可能一直无下限的缩小制程的，漏电流这个问题是当中一个重要因素。在场效应晶体管的门与通道之间是有一层绝缘的二氧化硅的，作用就是防止漏电流的，这个绝缘层越厚绝缘作用越好，然而随着工艺的发展，这个绝缘层的厚度被慢慢削减，原本仅数个原子层厚的二氧化硅绝缘层会变得更薄进而导致泄漏更多电流，随后泄漏的电流又增加了芯片额外的功耗。
传统工艺制造的晶体管（左）与3D晶体管（右）模型对比，黑色部分就是绝缘层
要解决漏电流这个问题，继续沿用以往的工艺是不可能的，2007年Intel在45nm这个节点就引入了HKMG工艺，而在2011年Intel在22nm节点导入了3D晶体管也就是FinFET工艺，它们都可以有效降低漏电率。
22nm 3D晶体管比32nm工艺大大降低了漏电流
在改善工艺的同时，科研人员很早就开始寻找新的半导体材料，包括砷化镓、碳纳米管甚至量子阱晶体管。2015年IBM及合作伙伴三星、GlobalFoundries率先展示了7nm工艺芯片，使用的就是硅锗材料，使用这种材料的晶体管开关速度更快，功耗更低，而且密度更高，可以轻松实现200亿晶体管，晶体管密度比目前的硅基半导体高出一个量级。
工艺升级使功耗密度上升？
另外在2012年Intel发布22nm工艺的Ivy Bridge时，大家都发现这款处理器比上一代Sandy Bridge温度要高相当多，当时有个解释就是IVB的核心面积下降而晶体管密度上升，因此功耗密度比SNB要高，而接触面积的减少使得散热效率降低，这听上去很有道理但是导致IVB高温的原因并不是这个。
SNB上使用的一直是fluxless solder（无钎剂焊料），而IVB上改用了TIM膏（类似硅脂），这二者的导热系数明显不同，前者可达80 W/mK，而TIM膏只有5 W/mK，不少外媒对IVB处理器进行了开盖测试，更换导热系数更高的液态金属散热膏后温度会下降15-20℃之多。所以更先进的工艺会使功耗密度上升这个未必是成立的。
总结：
半导体工艺是决定各种集成电路性能、功耗的关键，这篇课堂中我们简单介绍了先进工艺带来的两大好处——晶体管密度提升从而降低了成本，其次就是晶体管频率提高，性能提升而功耗降低。但是半导体工艺发展到现在已经接近10nm，再往下工艺升级的困难越来越大，科技公司迫切需要寻找新的材料、技术来突破障碍。在这一点上，Intel已经表达了他们的自信，表示7nm节点上公司将重回摩尔定律正轨，保持2年升级一次工艺的节奏。
原文地址：https://www.cnblogs.com/jinanxiaolaohu/p/10000548.html