Quartus II中使用脚本转换sof到rbf文件

1、  新建一个文本文件,保存为任意但有意义的名字,如:sof_to_rbf.bat,注意,保存时请不要使用默认的格式,应该手动从.txt切换为all files

2、  在文本中输入以下内容:


%QUARTUS_ROOTDIR%\\bin64\\quartus_cpf -c DE1_SOC_golden_top.sof soc_system.rbf

pause

其中,DE1_SOC_golden_top.sof为待转换的sof文件的名字,我们可以改成自己实际sof的文件名字,如:led.sof。soc_system.rbf为转换后得到的文件名字。

3、  放在sof文件所在的目录内,双击运行,即可生产soc_system.rbf文件了。

rbf文件主要是用于PS方式配置FPGA,如使用CPLD、MCU等。在altera soc中,也可以在linux下使用该文件配置FPGA。

(注意,友晶提供的脚本应该使用的是32位软件,所以%QUARTUS_ROOTDIR%\\bin64\\quartus_cpf中并非写的bin64,而是写的bin,因此直接运行会报错。所以也可以自己使用记事本编辑该文件,将bin改为bin64即可)

之前有网友表示无法执行。最后确认问题原因为SoC EDS软件和Quartus并未安装在同一目录下。例如我下面的图片就是正确的安装位置,embedded就是安装好的soc eds套件

原文地址:https://www.cnblogs.com/xiaomeige/p/9256556.html

时间: 2024-10-19 12:28:14

Quartus II中使用脚本转换sof到rbf文件的相关文章

转载.怎样在Quartus II中转化HDL文件为bsf文件?

步骤1 新建或打开Quartus II工程,用QII自带文本编辑器打开HDL文件. 图1 用QII自带的文本编辑器打开HDL文件 步骤2 选择File>Create / Update>Creat Symbol Files for Current File,等待图3所示画面出现即可. 图2 选择Creat Symbol Files for Current File 图3 创建成功 现在通过File>Open,就可以打开相应的bsf文件了. 图4 生成的bsf文件 说明 通过File>

loadrunner脚本中写入脚本输出log到外部文件,分析参数取值方式

loadrunner脚本中写入脚本输出log到外部文件,分析参数取值方式 分类: 心得 loadrunner 我的测试 2012-04-01 12:52 2340人阅读 评论(0) 收藏 举报 脚本loadrunnerstreamfilestring测试 .controller中运行脚本时无法查看输出log,可以手动写入代码输出log到外部文件,通过查看该log获得相关信息: 以下脚本是为了分析场景中多用户运行时参数列表如何取值(id,groupid,sid,uname),设置集合点后通过查看时

CAD转PNG中怎么进行转换成彩色的文件?

CAD转PNG中怎么进行转换成彩色的文件?将CAD图纸文件需要进行格式间的转换操作将其需要进行转换成PNG格式应该怎样进行操作,为了方便将CAD图纸文件的查看操作,将其进行格式间的转换成图片中的PNG格式已经是常见的了,所以小编今天要来教大家的就是CAD转PNG中怎么进行转换成彩色的文件的全部操作步骤,希望能够帮助到有需要的人! 步骤一:首先需要打开电脑上面的浏览器然后搜索迅捷CAD进入迅捷CAD官网上查找到并下载一款迅捷CAD转换器的软件! 步骤二:将其下载之后安装到你们的电脑桌面上,然后就可

Quartus II 中 Verilog 常见警告/错误汇总

Verilog 常见错误汇总 1.Found clock-sensitive change during active clock edge at time <time> on register "<name>" 原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后果为导致结果不正确. 措施:编辑vector source file 2.Verilog HD

quartus ii中仿真rom时遇到的问题

1.modelsim仿真只支持.hex,并不支持.mif(Memory Initialzation File). 2.在Matlab中生成.mif文件,然后再quartus中打开,转换为hex格式后另存为. 3.让modelsim支持hex,https://wenku.baidu.com/view/48e7216704a1b0717fd5dda0.html?re=view 4..hex文件要在modelsim工程下,还是quartus工程下???

如何在Quartus II中查看RTL原理图

整个工程代码编写并且编译完成之后,标题栏选择Tools→Netlist Viewers→RTL Viewer即可 原文地址:https://www.cnblogs.com/NoBorderTech/p/11565874.html

《FPGA全程进阶---实战演练》第四章之Quartus II使用技巧

技巧1:“新”技能 hierarchies警告寻找 在编译之后,警告中“hierarchies”这个单词大家估计都很熟悉了,一看到这个警告,基本上就是例化时出现的问题.一般例化时,要是哪个连线没引出,没接上,或者是位宽不匹配就会出这个警告.而我们一般就会定位到例化文件,或者是观察RTL视图去寻找,但是工程一大可不是那么好找的啊! Warning: 1 hierarchies have connectivity warnings - see the Connectivity Checks repo

Quartus ii 12.0 和ModelSim 10.1 SE安装及连接

quartus ii 10.0后就没有自带的仿真软件,每次写完一个VerilogHDL都想简单仿真一下,结果发现没有了自带仿真软件.这时候就需要第三方仿真软件ModelSim 10.1 SE. Quartus ii安装与破解 1.下载Quartus ii 和Quartus ii 破解补丁.下载地址找百度,百度不到就到官网注册下载. 2.首先,安装quartus ii .next-->next-->finish.64位系统安装64位的,32位的装32位的,还有一个问题就是quartus ii 1

Quartus II mif 文件格式及rom如何输出负数

(1)  ADDRESS_RADIX=DEC ;   %设置地址基值(实际就是地址用什么进制的数表示)   可以设为BIN(二进制),OCT(八进制),DEC(十进制),HEX(十六进制),UNS(无符号数) 用verilog模拟DDS产生正弦波信号 http://www.cnblogs.com/christsong/p/5536995.html   (2)用MATLAB生成正弦波,以及将正弦波存储为.mif文件所需格式代码如下: clear all clc close all N = 10;