Allegro建立引脚封装概念名词梳理

  首先感谢于博士的60讲的Cadence教学视频,老师讲的还是很有耐心,很细致,谢谢!

  目前还只是看到建立PCB封装这一块,正好手头上有个案子在做,边做边学的进度还是要好很多。以前的工作对原理图这一块的东西接触的比较多,PCB这一块说实话,看都不会,所以目前学习的时候总是感觉概念一大推一大堆的,都把人转蒙了。

  我是要画一块PCB,首先我要有SYMBOL。我要SYMBOL的话,首先需要绘制SYMBOL的PAD。要画PAD,首相要找到绘制工具,所需资料及理清相关概念!

  ALLEGRO PCB EDITER是画PCB的主要工具及入口,我在用的CADENCE16.6版本它所含的功能版本特多,选最全的GXL就好,反正又不XX是吧!而画PAD,有个小工具,它叫PAD DESIGNER,看名字就不需要解释了。资料的话,规格书,这是必须的,但通过这两天的了解,有规格书还不行,你知道器件的PIN的情况你就能知道怎么去设计这个PAD吗,显然没那么容易,但是,幸好有人已经早已意识到这个问题并且已经拿出一套行之有效的解决方案了,那就是IPC组织及一个辅助开发工具PCB LIBRARY EXPERT。

  下面到了重头戏了,要是仅仅是上面的问题我也就没必要花这个功夫大半夜将近凌晨一点还在这里写着东西。

  PAD

    - REGULAR

    - SOLDERMASK

    - PASTEMASK

    - ANTI PAD

    - THERMAL RELIEF

      > FLASH

        / POSITIVE

        \ NEGETIVE

  SYMBOL

    - ETCH

    - PLACE BOUND

    - SILKSCREEN

    - ASSEMBLY

    - REF DES

  上面就是经常要用到的一些类和子类及它们的大致关系,这么写的估计就是我自己,过一段时间也看不懂了-0-

  还有些个尺度换算,1mil = 0.0254mm,各种SHAP,及各种设置及基本的命令x及ix等也有待熟练。

时间: 2024-08-02 15:13:21

Allegro建立引脚封装概念名词梳理的相关文章

“封装”概念 的理解(2013-08-27 16:22:16)

在程序上,隐藏对象的属性和实现细节,仅对外公开接口,控制在程序中属性的读和修改的访问级别: 将抽象得到的数据和行为(或功能)相结合,形成一个有机的整体, 也就是将数据与操作数据的源代码进行有机的结合,形成“类”,其中数据和函数都是类的成员. 将数据与对数据的操作 在一个结构体内实现,使用时仅需要调用接口即可. "封装"概念 的理解(2013-08-27 16:22:16),布布扣,bubuko.com

通用工业协议(CIP)形式化的安全分析(前期概念的梳理)

1.CIP的概念的梳理 CIP是为开放的现场总线DeviceNet ControlNet   EtherNet/IP 网络提供公共的应用层和设备描述, CIP是基于对象的协议,使用生产者/消费者模型,分为显式报文和隐式报文两种情况.使用的共同的配置文件格式是EDS(电子数据表) ,同时CIP独立于物理层和数据链路层 2.CIP Safety 的概念上的错误纠正 一直以来 国内较早的文献资料上一直将CIP Saftey称为协议.这是没有理清协议的概念和混淆了CIP 协议.CIP Safety 是一

晶振概念的梳理

设计电路i的时候,上网找晶振,发现,怎么分resonator,crystal,oscillator,于是就有点疑惑不解了,在鄙人弱弱的英文单词库里,这些个单词表示的不都差不多是一个意思吗!那么,问题来了,就得去查资料解决,在此梳理一下这次的收获.注:本人比较喜欢用google搜索一些技术资料之类的,可能这要比较装逼一些^-^ 每当碰到这些个电子元器件时,我们经常会碰到有源或是无源这样一个概念,这里先简单归类一下,谐振器(resonator)属于无缘器件,振荡器(oscillator)属于有源器件

系统架构中几个概念名词

QPS QPS每秒查询率 每秒查询率QPS是对一个特定的查询服务器在规定时间内所处理流量多少的衡量标准,在因特网上,作为域名系统服务器的机器的性能经常用每秒查询率来衡量. 对应fetches/sec,即每秒的响应请求数,也即是最大吞吐能力.IOPSIOPS 即I/O per second,即每秒进行读写(I/O)操作的次数,多用于数据库等场合,衡量随机访问的性能.存储端的IOPS性能和主机端的IO是不同的,IOPS是指存储每秒可接受多少次主机发出的访问,主机的一次IO需要多次访问存储才可以完成.

allegro画元件封装

LP Wizard 10.5 根据标准,输入datasheet的尺寸,可以计算出推荐的焊盘和封装. 封装必须画的层: 1.引脚 2.pakage-> 2.1.assembly_top,add线(不是shape),宽度0,大小是元件的外框. shape和line的区别,1.shape是填充的 2.2.sillscreen_top,add线(不是shape),宽度0.2,大小略大于元件外边0.1mm. 2.3.place bound top,add shape(不是line),也是比sillscre

【ExtJS】一些基本概念的梳理

学习ExtJS有一段时间了,一些相关知识点虽然每天都在用,不过如果猛的一问起来还是会一愣,趁现在好好梳理下吧.长期修改添加,弄清楚什么就加入什么. 1.Ext.onReady(): onReady()方法是Ext.loader.onReady()方法的别名.这个方法用于监听ExtJS以及HTML页面是否加载完成.当一切都加载完成以后,执行Ext.onReady()指定的方法. Ext.onReady(Object fn, object scope, Object options) 其中,参数fn

Allegro PCB中封装焊盘替换操作详解

Allegro PCB中有些功能在某种情况下使用会产生神奇的效果,但有部分人不会或不熟悉在特定情况下使用某些功能来解决问题.如焊盘替换,有些特殊器件(如下图)封装按照datasheet给出的参考制作,贴片后可能会造成焊接不良. AR9341的LPCC封装 这种情况一般会在第一次打样后发现,个人认为最简便的方法就是将焊盘换为稍大的,具体步骤如下:(示例为Pad20x8焊盘替换成Pad20x10焊盘). 1. 点击Tools->Padstack->Replcce 2. 左键单击替换目标焊盘,右侧显

SDRAM的引脚封装标准

SDRAM从发展到现在已经经历了五代,分别是:第一代SDR SDRAM,第二代DDR SDRAM,第三代DDR2 SDRAM,第四代DDR3 SDRAM,第五代DDR4 SDRAM.第一代SDRAM采用单端(Single-Ended)时钟信号,第二代.第三代与第四代由于工作频率比较快,所以采用可降低干扰的差分时钟信号作为同步时钟.SDR SDRAM的时钟频率就是数据存储的频率,数据读写速率也为100或133MHz. 内存芯片想要工作的话,必须要与内存控制器有所联系,同时对于一个电气元件,电源供应

云端卫士科普~网络攻击专业名词梳理

1.NTP 反射和放大攻击无论是基于 DNS 还是基于 NTP,其最终都是基于 UDP 协议的.在 UDP 协议中正常情况下客户端发送请求包到服务端,服务端返回响应包到客户端,但是 UDP 协议是面向无连接的,所以客户端发送请求包的源 IP 很容易进行伪造,当把源 IP 修改为受害者的 IP,最终服务端返回的响应包就会返回到受害者的 IP.这就形成了一次反射攻击. 如何防御加固 NTP 服务 1. 把 NTP 服务器升级到 4.2.7p262. 关闭现在 NTP 服务的 monlist 功能,在