【黑金教程笔记之003】【建模篇】akuei2的Verilog hdl心路

Verilog hdl不是“编程”是“建模”

Verilog hdl语言是一种富有“形状”的语言。

如果着手以“建模”去理解Verilog hdl语言,以“形状”去完成Verilog hdl语言的设计。在感觉上Verilog hdl + FPGA是“可所触及”,是一种“实实在在”的感觉,不相等于“编程”时的那种“抽象感”。

“低级建模”最基本最简单之意,建模习惯or风格。

时间: 2024-12-10 08:56:20

【黑金教程笔记之003】【建模篇】akuei2的Verilog hdl心路的相关文章

【黑金教程笔记之003】【建模篇】【Lab 02 闪耀灯和流水灯】—笔记

(1)       扫描频率和闪耀频率? 模块: /**************************************** module name:flash_module function:flash a led at 10Hz by yf.x 2014-11-4 ***************/ module flash_module( CLK, RST_n, LED ); input CLK,RST_n; output LED; /************************

【黑金教程笔记之001】veriloghdl 扫盲文—笔记&勘误

001_veriloghdl 扫盲文—笔记&勘误 2014/10/31 原文作者:akuei2 联系方式:blog.ednchina.con/akuei2 勘误001: Page 3 0.1 各种HDL语言 下面的几段里的VDL应为VHDL. 勘误002: Page 3 0.2 HDL语言的层次 上面的一行 笔记 应为 笔者. 勘误003: Page 5 0.4 Verilog hdl语言真的有那么难掌握? 上面一段倒数第三行括号里的文字 很习 应为 很习惯. 勘误004: Page 5 代码m

【黑金教程笔记之008】【建模篇】【Lab 07 数码管电路驱动】—笔记

实验七的目的是设计实现最大为99数字在2个数码管上.采用同步动态扫描.即行信号和列信号同步扫描.这里数码管是共阳极的.选择端口也是共阳极的. 模块: 1 /************************************* 2 module name: number_mod_module.v 3 function: generate ten-bit and one-bit 4 number. 5 6 by yf.x 7 2014-11-11 8 9 *******************

【黑金教程笔记之004】【建模篇】【Lab 03 消抖模块之一】—笔记

设计思路: (1)       一旦检测到按键资源按下(从高电平到低电平),“电平检测模块”就会拉高H2L_Sig电平,然后拉低. (2)       “10ms延迟模块”检测到H2L_Sig高电平,就会利用10ms过滤H2L_Sig,拉高输出. (3)       当按键被释放,“电平检测模块”会拉高L2H_Sig电平,然后拉低. (4)       “10ms延迟模块”检测到L2H_Sig就会利用10ms过滤L2H_Sig然后拉低输出. 模块: 1 /********************

【黑金教程笔记之005】【建模篇】【Lab 04 消抖模块之二】—笔记

实验四和实验三的区别在于输出.实验三是检测到由高到低的电平变化时就拉高输出,检测到由低到高的电平变化时就拉低输出.而实验四检测到由高到低的电平变化时产生一个100ms的高脉冲.当检测到由低到高的电平变化时,只有消抖操作. 模块: 1 /*********************************************************** 2 module name: detect_module.v 3 function: detect pin's level change 4 5

【黑金教程笔记之002】【建模篇】【Lab 01 永远的流水灯】—笔记&勘误

学习并行操作的思想. 勘误001: Page 17,模块图下方,“扫描频配置定为100Hz”应为10Hz. 勘误002: Page 17,最后一行 “10ms”应为100ms:“2.5ms”应为25ms:(ps:这里用1000ms,每个led亮250ms效果比较明显) 源码如下: 1 /************************************************* 2 module name:led0_module.v 3 function:drive led on for

【黑金教程笔记之006】【建模篇】【Lab 06 SOS信号之一】—笔记

sos_module.v是产生SOS信号的功能模块.即有次序的输出莫斯码:点.画.间隔.control_module.v是一个定时触发器,每一段时间使能sos_module.v. 模块: 1 /********************************************************** 2 module name:sos_module.v 3 function: generate sos signal 4 5 by yf.x 6 2014-11-07 7 8 ******

【黑金教程笔记之006】【建模篇】【Lab 06 SOS信号之二】—笔记

控制模块的协调角色. 实验六用到了实验四的按键消抖模块debounce_module.v和实验五的sos_module.v. 设计思路: debounce_module.v看成一个输入,sos_module.v看成输出,而inter_control_module.v负责两个模块之间的沟通. 当按键按下时,debounce_module.v过滤抖动,然后产生一个时钟的高脉冲(原码里是100ms)Trig_sig信号.当Inter_control_module.v接收到这个高脉冲信号,它会转发产生一

Docker学习教程笔记整合(完整)

Docker学习教程笔记整合(完整) 本文主要是整理了DockerOne组织翻译的Flux7的Docker入门教程,通过markdown记录,方便离线学习.原文地址,http://dockone.io/article/101. 文中一些链接可能会跳转国外的网站,如果没有插件或开VPN的朋友,可以尝试修改一下Hosts文件,如何修改Hosts文件.或者使用XXNet插件,如何使用XXnet 介绍 Docker是一个新的容器化的技术,它轻巧,且易移植,号称"build once, configure