IP Core 分类

IP(Intelligent Property)核是具有知识产权核的集成电路芯核总称,是经过反复验证过的、具有特定功能的宏模块,与芯片制造工艺无关,可以移植到不同的半导体工艺中。到了SOC阶段,IP核设计已经成为ASIC电路设计公司和FPGA提供商的重要任务,也是其实力体现。对于FPGA开发软件,其提供的IP核越丰富,用户的设计就越方便,其市场占用率就越高。 IP(Intellectual Property)就是常说的知识产权。美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC、ASSP和PLD等当中,并且是预先设计好的电路模块。

IP核模块有行为(Behavior)、结构(Structure)和物理(Physical)三级不同程度的设计,对应描述功能行为的不同分为三类,即软核(Soft IP Core)、完成结构描述的固核(Firm IP Core)和基于物理描述并经过工艺验证的硬核(Hard IP Core)。

从IP核的提供方式上,通常将其分为软核、固核和硬核三类。从完成IP核所花费的成本来讲,硬核代价最大;从灵活性来讲,软核的可复用使用性最高。

软核(Soft IP Core) : 软核在EDA设计领域指的是综合之前的寄存器传输级(RTL)模型;具体在FPGA设计中指的是对电路的硬件语言描述,包括逻辑描述、网表和帮助文档等。软核只经过功能仿真,需要经过综合以及布局布线才能使用。其优点是灵活性高、可移植性强,允许用户自配置;缺点是对模块的预测性较低,在后续设计中存在发生错误的可能性,有一定的设计风险。软核是IP核应用最广泛的形式。

固核(Firm IP Core): 固核在EDA设计领域指的是带有平面规划信息的网表;具体在FPGA设计中可以看做带有布局规划的软核,通常以RTL代码和对应具体工艺网表的混合形式提供。将RTL描述结合具体标准单元库进行综合优化设计,形成门级网表,再通过布局布线工具即可使用。和软核相比,固核的设计灵活性较差,但在可靠性上有较大提高。

硬核(Hard IP Core): 硬核在EDA设计领域指经过验证的设计版图;具体在FPGA设计中指布局和工艺固定、经过前段和后端验证的设计,设计人员不能对其修改。不能修改的原因有两个:首先是系统设计对各个模块的时序要求很严格,不允许打乱已有的物理版图;其次是保护知识产权的要求,不允许设计人员对其有任何改动。IP硬核的不许修改特点使其复用有一定的困难,因此只能用于某些特定应用,使用范围较窄。

保持更新,资源来源自网络。

原文地址:https://www.cnblogs.com/xuyaowen/p/IPcore-type.html

时间: 2024-10-30 21:14:41

IP Core 分类的相关文章

IP地址分类

IP地址分类:A:首位为0:1.0.0.0~126.0.0.0:主机号24位B:前两位为10:128.1.0.0~191.255.0.0:主机号16位C:前三位为110:192.0.1.0~223.255.255.0:主机号8位D:前四位为1110:224.0.0.0~239.255.255.255 E:前四位为1111:240.0.0.0~255.255.255.254D类为多播地址,不常用,E类保留使用.子网掩码结合IP地址一起使用,将某个IP地址划分成网络地址和主机地址两部分. 主机号为0

H.265 Video Encoder IP Core

复制: 开源H.265硬件视频编码器H.265 Video Encoder IP Core是开源的H.265硬件视频编码器,实现了H.265(或叫HEVC)的大部分功能. 它由复旦大学专用集成电路与系统国家重点实验室(State Key Lab of ASIC & System,Fudan University)视频图像处理实验室(VIP Lab)范益波教授研究团队开发完成,并开放源代码.任何组织个人可以无偿使用上述代码用于研究和生产目的,VIP Lab将会持续更新并维护H.265硬件视频编码器

ModelSim Simulation of RapidIO II IP Core Demonstration Testbench May Require ld_debug Command

Solution ID: fb83262Last Modified: May 17, 2013Product Category: Intellectual PropertyProduct Area: Comm, Interface & PeripheralsProduct Sub-area: IP Spec and ProtocolVersion Found In: v12.1Version Fixed In: v13.0 Title ModelSim Simulation of RapidIO

USB 2.0 Hub IP Core

来自: http://arasan.com/products/usb/usb-2-0/usb-2-0-hub/ The Arasan USB 2.0 Hub IP core is an USB 2.0 specification compliant hub core that supports 480 Mbit/s in High Speed (HS) mode, 12 Mbit/s in Full Speed (FS) mode, and 1.5 Mbit/s in Low Speed (LS

3.IP地址分类_规划_子网掩码

IP地址分类_规划_子网掩码 3.1MAC地址 网卡的身份证号———MAC地址 MAC地址的长度为48位(6个字节),通常表示为12个16进制数,每2个16进制数之间用冒号隔开,如:08:00:20:0A:8C:6D就是一个MAC地址. 3.2更改MAC地址 方法一:硬件厂家提供的程序修改 方法二:在操作系统 3.3IP地址的作用 3.4IP地址分类 A:(0.0.0.0-127.255.255.255) 255.0.0.0 B:(128.0.0.0-191.255.255.255)255.25

IP地址分类及私网IP

5类IP地址: IP地址共有32位字节,其中A~C类IP地址由类标识号.网络地址和主机地址组成,A类标识最高位为0,网络地址为1字节,主机地址为3字节, B类标识最高位为10,网络地址为2字节,主机地址为2字节,C类标识最高位为110,网络地址为3字节,主机地址为1字节,B类标识最高位为1110,不区分网络地址和主机地址,用于组播,E类标识最高位为1111,实验用地址. IP地址中全0代表的是网络,全1代表的是广播. IP地址分类 固定最高位 第一字节范围 网络位 网络数 主机位 主机数 A 0

Xilinx 7系列例化MIG IP core DDR3读写

昨晚找了一下,发现DDR3读写在工程上多是通过例化MIG,调用生成IPcore的HDL Functional Model.我说嘛,自己哪能写出那么繁琐的,不过DDR读写数据可以用到状态机,后期再添砖加瓦吧,当下先对比一下网上找的一段程序和自己例化后的程序. 另外,仿真了十余分钟,最后的是什么鬼?一头雾水T.T.想着每一次要分析信号要等那么久就难受. 更重要的是分享一波关于"Xilinx平台下DDR3设计教程"的资料.就其中的"仿真篇"而言,亲测可行,还是中文版 da

IP地址分类(A类 B类 C类 D类 E类)

IP地址分类(A类 B类 C类 D类 E类) IP地址由四段组成,每个字段是一个字节,8位,最大值是255,, IP地址由两部分组成,即网络地址和主机地址.网络地址表示其属于互联网的哪一个网络,主机地址表示其属于该网络中的哪一台主机.二者是主从关系. IP地址的四大类型标识的是网络中的某台主机.IPv4的地址长度为32位,共4个字节,但实际中我们用点分十进制记法. IP地址根据网络号和主机号来分,分为A.B.C三类及特殊地址D.E.    全0和全1的都保留不用. A类:(1.0.0.0-126

XDMA ip core的使用

XDMA核的使用 一.   XDMA相关知识 绝对地址就是物理地址=段地址*16+偏移地址,也就是段地址<<4+偏移地址 主机host通过PCIe接口访问DMA,DMA即外部设备不通过CPU而直接与系统内存(DDR)交换数据. PIO模式下硬盘和内存之间的数据传输是通过CPU来控制的,而在DMA模式下,CPU只需向DMA控制下达命令,让DMA来控制数据的发送,数据传送完毕后再把数据反馈给CPU,这样很大程度上减轻了 CPU的资源占有率. DMA和PIO模式的区别就在于,DMA模式不过分依赖CP