1.存储区由存储单元构成，每个存储单元由很多个存储元构成。
一个存储单元内部的存储元个数即为存储的字长。也为机器的字长。
第三章：系统总线
1.片内总线：指芯片内部的总线。例如在CPU芯片内部，寄存器与寄存器，寄存器与算逻单元ALU之间的连接。
2.系统总线由数据总线、地址总线与控制总线构成。
数据总线：双向传输。
地址总线：由cpu传出地址向存储单元，从对应的地址处读取数据，单向传输。
地址线的位数与存储单元的个数有关，地址线位数即为存储单元的个数。
控制总线：可以认为是双向的传输。既能从CPU向各个设备或者存储器发送读写指令，
存储器等各个设备也可以向CPU发送事件请求。
3.通信总线：分为串行通信总线与并行通信总线。
4.总线上所连接的设备，按其对总线有无控制功能，可分为主设备（模块）和从设备（模块）。
主设备对总线具有控制权，从设备只能响应从主设备发来的总线命令，对总线没有控制权。
5.总线的通信控制：
总线周期：完成一次总线操作的时间称为总线周期。分为四个阶段：
（1）申请分配阶段
（2）寻址阶段
（3）传数阶段
（4）结束阶段
分为：同步通信、异步通信、半同步通信和分离式通信。
同步通信：要求用于总线长度较短，各部件存取时间比较一致的场合。
异步通信：其应答方式分为不互锁、半互锁和全互锁三种类型。不互锁：例如用于CPU向内存中写数据；；半互锁：例如在多核系统中，
某个人CPU需要访问共享存储器，必须保证存储器没有被占用；；全互锁：典型的如网络通信。
波特率：指的是单位时间内传输的比特位数。（bps）比特每秒。
比特率：指的是单位时间内传输的有效的比特位数。（bps）比特每秒。
分离式通信：将从模块根据命令进行数据准备的时间腾出，供其他模块在此时间内使用总线。
第四章：存储器
半导体存储器：TTL，MOS
具有易失性
6.存储器由半导体存储芯片组成：
半导体存储芯片又分为随机存取存储器RAM与只读存储器ROM。
其中随机存取存储器分为静态RAM和动态RAM两类。
静态RAM采用触发器工作原理，动态RAM采用电容存储电荷的原理存储信息（会每隔一段时间进行一次动态刷新）。
静态的无需刷新广泛应用于缓存，动态的广泛用于计算机的主存。
7.衡量存储器的性能指标为：存储容量与存储速度
8.CPU与存储器芯片的连接：注意地址线、数据线和控制线的连接。
9.高阻态，则是一个不会进行工作的状态。即是，它的电流为零。
10.存储器校验部分未看。//已看
11.可以调整主存的结构（叫做多体并行）来提高访存速度。--其中低位交叉编址可以有效的提升存储器的访问速度。
12.C语言判断PC的大小端：将数据按字节输出/使用union
联合体
13.哈弗结构的优点是：（1）可以同时取指令和数据，提高CPU的效率；（2）可以防止对指令存储器的写入操作，不会造成程序跑飞的影响。
14.cache的改进：分为两级缓存，包括CPU片内缓存与片外缓存。CPU片内缓存又可以设置为指令缓存与数据缓存（哈佛结构）
<其能够有效的解决指令流水过程的资源争夺的问题>
15.关于cache与内存的地址映射：
直接映射：cache的每一块都对应固定的很多的内存块。缓存的存储空间不能得到充分的利用。
其主存地址为：主存字块标记
Cache字块标记 字块内地址
全相联映射：可以任意对应。所以标记位比较多。应该使用相联存储器进行比较。
其主存地址为：主存字块标记
字块内地址
组相联映射：先按直接映射进行分组然后再组内是任意对应的全相联映射。
其主存地址为：主存字块标记 Cache组地址
字块内地址
16.磁表面存储器的平均访问时间为：平均找道时间与平均等待时间之和。
17.数据校验码：
奇偶校验码、循环冗余校验码、海明码
码距：两个码之间不同的数据的位数。其决定了编码的纠错和检错能力。
奇偶校验：是对于1来说的，而且说的是添加后的个数。
循环冗余效验码（CRC）：原始报文M，生成多项式G。将M左移G的最高次幂位。然后用它对
G求余，得到的余数为G的最高次幂位。将其与改变后的M相加，即得到编码后的报文。
编码后的报文出错位数与报文除以G的余数是一一对应的。而且会循环出现对应的结果。这就是循环
冗余校验码的由来。
海明码：能够检错和纠错。只能纠错一位。一般用于存储器的校验。
18.存取周期：是存储器进行两次连续的独立存储器操作（连续两次读操作或者连续两次写操作）；
19.主存由RAM与ROM构成。
20.磁盘数据的读取时间包括寻道时间（即寻找时间）与等待时间。
第五章：输入输出系统：
21.IO设备与CPU联系：分为统一编址与不统一编址。
统一编址是将IO地址看做是存储器地址的一部分进行编制。
不统一编址是IO地址与存储器地址是分开的。
22.IO设备与主机信息传送的控制方式：程序查询方式、程序中断方式、DMA方式。
中断：保护现场->中断服务->恢复现场->中断返回
23.中断向量：表示中断服务程序的入口地址。
中断向量地址：存储中断向量的存储单元地址。
第六章：计算机的运算方法:
24.原码、反码与补码的关系：
正数均是是相同的。符号位为0。
负数的反码是原码的按位取反。
负数的补码是负数的原码的每一位取反再加上1得到的。
+0与-0的补码均是0。
原码：+0
： 0.0000 -0 ：1.0000
反码：+0 ： 0.0000 -0
：1.1111
故补码比反码和原码的可表示数的数量多1，多表示一个负数。4
[y]的补码连同符号位在内，按位取反，末位加1，即得[-y]的补码。
25.数值具有顶点表示和浮点表示。
26.关于移位操作：
算术移位/符号位不变，当为正数的时候，向左移位与向右移位均是添0；当为负数时，原码向左移位与向右移位均是添0；
对于反码来说，移位时均是添1；对于补码，向左移位添0，向右移位添1。
27.关于补码的加减法问题：如果加或者减后的结果的符号位于参与运算的两个数的符号位不同时，则说明已经溢出。否则就没有溢出。
28.关于原码一位乘与补码一位乘。
第七章：指令系统：
29.关于指令格式：指令由操作码和地址码组成。早期的指令字长与机器字长和存储字长均是相同的。从而只需访问一次存储器，就可以
将一条指令或一个数据完整的读出。
30.寻址方式：
数据寻址：立即寻址、直接寻址、隐含寻址、间接寻址、寄存器寻址、寄存器间接寻址、基址寻址、变址寻址、相对寻址
堆栈寻址。
31.RISC指令系统不利于不同处理器指令系统的兼容。
第八章：CPU的结构与功能
32.CPU由运算器和控制器构成。详细分为：算逻运算部件(ALU)、控制部件(CU)、寄存器、中断系统四大部分。
其中控制器的基本功能是：取指令、分析指令、执行指令。以及控制程序的输入，运算结果的输出，总线的控制与管理。
33.CPU的寄存器分为：用户可见寄存器(通用寄存器)、控制和状态寄存器(MAR、MDR、PC、IR)。
34.控制单元和中断系统：
控制单元(CU):用于提供完成计算机全部指令操作的微操作命令序列部件。微操作命令序列的形成方法：组合逻辑设计方法(一般为硬件逻辑)、微程序设计
方法(一种存储逻辑).
中断系统：处理计算机的各种中断。
35.指令周期：取指周期(取指+分析)、执行周期
取指周期、间址周期、执行周期、中段周期
36.处理器性能提高：A。提高器件的性能B。改进系统的结构，开发系统的并行性。
指令流水：改变各条指令按顺序串行执行的规则。使机器在执行一条指令的时候能够同时取出下一条指令。
即上一条指令的执行周期和下一条指令的取指周期重合。此为二级流水。
37.影响指令流水性能的因素：结构相关、数据相关、控制相关
结构相关（资源相关）:各个指令在执行的时候可能会出现争夺同一部件的情况。解决办法：（存储器的指令与数据分开存储、指令预取）
数据相关：当前指令的执行需要前面指令执行的结果。解决办法：（后推法：推迟当前指令的执行至前一条指令已经执行完毕。）
控制相关：由于转移指令的执行，导致程序的执行进行了跳转导致。浪费了一些已经取来的指令。解决办法：（提高对转移控制的预测正确率）
38.流水线性能：吞吐率（单位时间内流水线所执行指令的数量）、加速比、效率。
39.流水线中的多发技术：
超标量技术（在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行）
需要硬件的支持、超流水线技术（编译程序解决）、超长指令字技术（增加指令的操作码字段，使每个操作码字段控制一个功能部件，实现其并发执行）
40.中断系统：中断服务入口地址的寻找：硬件向量法和软件查询法
41.中断响应：中断隐指令，（保护程序断点、寻找中断服务程序入口地址、关中断），是机器指令系统中没有的指令，在CPU中断周期内由硬件自动完成的一条指令。
42.保护现场和恢复现场：保护程序断点由中断隐指令完成，保护CPU内部个寄存器由中断服务程序完成。恢复现场也由中断服务程序完成。
43.屏蔽技术可以改变优先等级。
第九章：控制单元的功能
指令周期：是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。
机器周期：是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。
时钟周期：是计算机CPU主频的倒数，也可以称为节拍，它是控制计算机操作的最小时间单位。
不能说机器的主频越快，机器的速度越快。机器的速度与机器周期中所含的时钟周期数，以及指令周期中所含的机器周期数有关。