AL422B-FIFO简介
STM32F4系列的控制器主频高、一般会扩展外部SRAM、SDRAM等 存储器，且具有DCMI外设，可以直接根据VGA时序接收并存储摄像头输出的图 像数据；而STM32F1系列的控制器一般主频较低、为节省成本可能不扩展 SRAM存储器，而且不具DCMI外设，难以直接接收和存储OV7725图像传感器
输出的数据。 为了解决上述问题，针对类似STM32F1或更低级的控制器，秉火的 OV7725摄像头在图像传感器之外还添加了一个型号为AL422B的FIFO，用于缓 冲数据。AL422B的本质是一种RAM存储器，它的容量大小为393216字节，支 持同时写入和读出数据，这正是专门用于FIFO缓冲功能而设计的
管脚名称 管脚类型 管脚描述
DI[0:7] 输入 数据输入引脚
WCK 输入 数据输入同步时钟
/WE 输入 写使能信号，低电平有效
/WRST 输入 写指针复位信号，低电平有效
DO[0:7] 输出 数据输出引脚
RCK 输入 数据输出同步时钟
/RE 输入 读使能信号，低电平有效
/RRST 输入 读指针复位信号，低电平有效
/OE 输入 数据输出使能，低电平有效
TST 输入 测试引脚，实际使用时设置为低电平
写时序：在写时序中，当WE管脚为低电平时，FIFO写入处于使能状态，随着 读时钟WCK的运转， DI[0:7]表示的数据将会就会按地址递增的方式存入FIFO； 当WE管脚为高电平时，关闭输入，DI[0:7]的数据不会被写入FIFO。 在控制写入数据时，一般会先控制写指针作一个复位操作：把WRST设置为低 电平，写指针会复位到FIFO的0地址，然后FIFO接收到的数据会从该地址开始按自增的方式写入。
读时序：
FIFO的读时序类似，不过读使能由两个引脚共同控制，即OE和RE引 脚均为低电平时，输出处于使能状态，随着读时钟RCK的运转，在数据输出管 脚DO[0:7]就会按地址递增的方式输出数据。
总引脚：
管脚名称 管脚关系 管脚描述
OE FIFO的OE引脚 数据输出使能，低电平有效
RRST FIFO的RRST引脚 读指针复位信号，低电平有效
RCLK FIFO的RCK引脚 数据输出同步时钟
VSYNC OV7725的VSYNC引脚 场同步信号
WRST FIFO的WRST引脚 写指针复位信号，低电平有效
WEN 与下面的HREF共同组成与非门
的输入
与HREF共同控制FIFO的WE引脚，WEN与HREF同时为 高电平时，WE为低电平，OV7725可以向FIFO写入数据
HREF OV7725的HREF引脚 行同步信号
DO[0:7] FIFO的DO[0:7]引脚 数据输出引脚
SIO_C OV7725的SCL引脚 SCCB总线的时钟线
SIO_D OV7725的SDA引脚 SCCB总线的数据线