IC设计前端到后端的流程和eda工具。

IC前端设计(逻辑设计)和后端设计(物理设计)的区分:以设计是否与工艺有关来区分二者;从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路。

前端设计的流程及使用的EDA工具如下:

1、架构的设计与验证:按照要求,对整体的设计划分模块。

架构模型的仿真可以使用Synopsys公司的CoCentric软件,它是基于System C的仿真工具。

2、HDL设计输入:设计输入方法有:HDL语言(Verilog或VHDL)输入、电路图输入、状态转移图输入。

使用的工具有:Active-HDL,而RTL分析检查工具有Synopsys的LEDA。

3、前仿真工具(功能仿真):初步验证设计是否满足规格要求。

使用的工具有:Synopsys的VCS,Mentor的ModelSim,Cadence的Verilog-XL,Cadence的NC-Verilog。

4、逻辑综合:将HDL语言转换成门级网表Netlist。综合需要设定约束条件,就是你希望综合出来的电路在面积,时序等目标参数上达到的标

准;逻辑综合需要指定基于的库,使用不同的综合库,在时序和面积上会有差异。逻辑综合之前的仿真为前仿真,之后的仿真为后仿真。

使用的工具有:Synopsys的Design Compiler,Cadence的 PKS,Synplicity的Synplify等。

5、静态时序分析工具(STA):在时序上,检查电路的建立时间(Setuptime)和保持时间(Hold time)是否有违例(Violation)。

使用的工具有:Synopsys的Prime Time。

6、形式验证工具:在功能上,对综合后的网表进行验证。常用的就是等价性检查(Equivalence Check)方法,以功能验证后的HDL设计为参

考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。

使用的工具有:Synopsys的Formality

1.        数据准备。对于 CDN 的 Silicon Ensemble而言后端设计所需的数据主要有是

Foundry厂提供的标准单元、宏单元和I/O Pad的库文件,它包括物理库、时序库及网表库

,分别以.lef、.tlf和.v的形式给出。前端的芯片设计经过综合后生成的门级网表,具有

时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF(Desi

gn Exchange Format)文件。(对synopsys 的Astro 而言, 经过综合后生成的门级网表,

时序约束文件 SDC 是一样的,Pad的定义文件--tdf  , .tf 文件 --technology file,

Foundry厂提供的标准单元、宏单元和I/O Pad的库文件 就与FRAM, CELL view, LM view

形式给出(Milkway 参考库 and DB, LIB file)

2.        布局规划。主要是标准单元、I/O Pad和宏单元的布局。I/OPad预先给出了位

置,而宏单元则根据时序要求进行摆放,标准单元则是给出了一定的区域由工具自动摆放

。布局规划后,芯片的大小,Core的面积,Row的形式、电源及地线的Ring和Strip都确定

下来了。如果必要 在自动放置标准单元和宏单元之后, 你可以先做一次PNA(power netw

ork analysis)--IR drop and EM .

3.        Placement -自动放置标准单元。布局规划后,宏单元、I/O Pad的位置和放置

标准单元的区域都已确定,这些信息SE(Silicon Ensemble)会通过DEF文件传递给PC(Ph

ysical Compiler),PC根据由综合给出的.DB文件获得网表和时序约束信息进行自动放置标

准单元,同时进行时序检查和单元放置优化。如果你用的是PC +Astro

那你可用write_milkway, read_milkway  传递数据。

4.  时钟树生成(CTS Clock tree synthesis) 。芯片中的时钟网络要驱动电路中所

有的时序单元,所以时钟源端门单元带载很多,其负载延时很大并且不平衡,需要插入缓

冲器减小负载和平衡延时。时钟网络及其上的缓冲器构成了时钟树。一般要反复几次才可

以做出一个比较理想的时钟树。---Clock skew.

5.  STA 静态时序分析和后仿真。时钟树插入后,每个单元的位置都确定下来了,

工具可以提出Global Route形式的连线寄生参数,此时对延时参数的提取就比较准确了。

SE把.V和.SDF文件传递给PrimeTime做静态时序分析。确认没有时序违规后,将这来两个文

件传递给前端人员做后仿真。对Astro 而言,在detail routing 之后,用starRC XT 参

数提取,生成的E.V和.SDF文件传递给PrimeTime做静态时序分析,那将会更准确。

6.  ECO(Engineering Change Order)。针对静态时序分析和后仿真中出现的问题,

对电路和单元布局进行小范围的改动.

7. Filler的插入(padfliier, cell filler)。Filler指的是标准单元库和I/O P

ad库中定义的与逻辑无关的填充物,用来填充标准单元和标准单元之间,I/O Pad和I/O P

ad之间的间隙,它主要是把扩散层连接起来,满足DRC规则和设计需要。

8. 布线(Routing)。Global route-- Trackassign --Detail routing--Routing

optimization 布线是指在满足工艺规则和布线层数限制、线宽、线间距限制和各线网可

靠绝缘的电性能约束的条件下,根据电路的连接关系将各单元和I/O Pad用互连线连接起来

,这些是在时序驱动(Timing driven ) 的条件下进行的,保证关键时序路径上的连线长度

能够最小。--Timing report clear

9. Dummy Metal的增加。Foundry厂都有对金属密度的规定,使其金属密度不要低

于一定的值,以防在芯片制造过程中的刻蚀阶段对连线的金属层过度刻蚀从而降低电路的

性能。加入Dummy Metal是为了增加金属的密度。

10. DRC和LVS。DRC是对芯片版图中的各层物理图形进行设计规则检查(spacing ,

width),它也包括天线效应的检查,以确保芯片正常流片。LVS主要是将版图和电路网表进

行比较,来保证流片出来的版图电路和实际需要的电路一致。DRC和LVS的检查--EDA工具

Synopsy hercules/ mentor calibre/ CDN Dracula进行的.Astro also include LVS/DRC

check commands.

11.  Tape out。在所有检查和验证都正确无误的情况下把最后的版图GDSⅡ文件传

递给Foundry厂进行掩膜制造

IC设计前端到后端的流程和eda工具。

时间: 2024-10-14 15:30:27

IC设计前端到后端的流程和eda工具。的相关文章

IC设计前后端流程与EDA工具

IC前端设计(逻辑设计)和后端设计(物理设计)的区分: 以设计是否与工艺有关来区分二者:从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路. 前端设计的流程及使用的EDA工具 1.架构的设计与验证 按照要求,对整体的设计划分模块.架构模型的仿真可以使用Synopsys公司的CoCentric软件,它是基于System C的仿真工具. 2.HDL设计输入 设计输入方法有:HDL语言(Verilog或VHDL)输入.电路图输入.状态转移图输入. 使用的工具有:Active-HDL,而RTL

(转)IC设计完整流程及工具

IC的设计过程可分为两个部分,分别为:前端设计(也称逻辑设计)和后端设计(也称物理设计),这两个部分并没有统一严格的界限,凡涉及到与工艺有关的设计可称为后端设计. 前端设计的主要流程: 1.规格制定 芯片规格,也就像功能列表一样,是客户向芯片设计公司(称为Fabless,无晶圆设计公司)提出的设计要求,包括芯片需要达到的具体功能和性能方面的要求. 2.详细设计 Fabless根据客户提出的规格要求,拿出设计解决方案和具体实现架构,划分模块功能. 3.HDL编码 使用硬件描述语言(VHDL,Ver

VerilogHDL概述与数字IC设计流程学习笔记

一.HDL的概念和特征 HDL,Hard Discrimination Language的缩写,翻译过来就是硬件描述语言.那么什么是硬件描述语言呢?为什么不叫硬件设计语言呢?硬件描述语言,顾名思义就是描述硬件的语言,它用文本的形式来描述电子系统硬件结构和行为,是一种用形式化方法来描述数字电路和系统的语言.正是因为如此,硬件与软件不一样,他不像软件,你某天突发奇想,想实现某个的界面,搞搞代码就OK了.硬件它是由实实在在的物理器件搭载而成,用抽象的语言怎么可能弄出一个电路来呢? 一门语言,总有那么一

架构设计:前后端分离之Web前端架构设计

在前面的文章里我谈到了前后端分离的一些看法,这个看法是从宏观的角度来思考的,没有具体的落地实现,今天我将延续上篇文章的主题,从纯前端的架构设计角度谈谈前后端分离的一种具体实现方案,该方案和我原来设想有了很大的变化,但是核心思想没变,就是控制层是属于Web前端的. 在以前文章里我说道前后端分离的核心在于把mvc的控制层归为前端的一部分,原方案的构想在实际的生产开发里很难做到,我觉得核心还是控制层和视图层的技术异构性,这样后果使得系统改造牵涉面太大,导致在项目团队里,沟通.协调以及管理成本相对较高,

IC设计工程师发展方向探究

大家有没有想过,假设十年为一个阶段,当自己30岁.40岁.50岁.60岁的时候,自己会在哪里生活,北京.上海.深圳??又会是在从事什么样的工作? IC设计大体可以分为三个方向,RFIC,analog IC,digital IC,依此展开---------------------------------------------------------------------------------------- 1.RFIC 要求:射频集成电路需要非常丰富的经验以及非常扎实的基础知识,不论是工艺还

前端和后端如何合作

我们的流程是这样的,后台提供数据接口,或接口文档. 然后我们前台进行razor模板的数据逻辑嵌套或html,css,js整个流程的开发. 缺点是:工作量是满大的,优点是,所有前端view层的东西都是可控的. 坑是比较多的, 比如数据出现问题时,没有一个经验丰富的前端或后端进行联调, 有问题短时间内是解决不了的. 一般跟后台合作分为这几种模式:1. 只产出html页面,然后交给后端来处理数据.这种的好处是工作量比较少,公司没有专门的前端岗位时可以实行这种办法.但这种的缺点也是显而易见的,后端人员工

【转】Fabless IC设计公司职位职能划分

原帖地址 http://bbs.eetop.cn/thread-206314-1-69.html 数字IC前端设计工程师:职能:负责RTL级的电路建模,单元级验证,附加:综合.算法.要求:需数集电知识. 数字IC后端设计工程师:职能:P&R,layout版图设计.要求:需半导体物理工艺知识. 模拟IC设计工程师:职能:模拟电路设计,版图layout.要求:需模集电知识,半导体物理器件工艺知识. IC验证工程师:职能:主要面向数字或数模混合电路的验证,负责IC电路的模块级.芯片级验证(凡芯片级和系

我们前端跟后端是怎么合作的

摘要: 文章背景,来自于群内周五晚上的一次头脑风暴式的思维碰撞交流活动. 我们的流程是这样的,后台提供数据接口,或接口文档. 然后我们前台进行razor模板的数据逻辑嵌套或html,css,js整个流程的开发. 缺点是:工作量是满大的,优点是,所有前端view层的东西都是可控的. 坑是比较多的, 比如数据出现问题时,没有一个经验丰富的前端或后端进行联调, 有问题短时间内是解决不了的. 一般跟后台合作分为这几种模式:1. 只产出html页面,然后交给后端来处理数据.这种的好处是工作量比较少,公司没

基于SCRUM方法实践的西油计科党建设计与实现-个人实践流程清单

基于SCRUM方法实践的西油计科党建设计与实现 个人实践流程清单 一.Alpha版本冲刺个人在SCRUM团队任务清单: 时间 我这个三天做了什么 实际解决燃尽图项目数量 我遇到了什么问题 我下一个三天要做什么 预计下三天完成燃尽图项目数量 2019.10.9 将大家在国庆完成的组织管理.党员管理小程序前端代码与自己本地微擎小程序后带代码整合,并做单元测试,搭建本地微擎后台.认证个人小程序号.购买认证域名.域名解析绑定服务器 8 SSL证书一直审核出现问题.整合前端组织管理的小程序代码一直显示一直