Spartan6系列之器件引脚功能详述

1.   Spartan-6系列封装概述

　　Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。

表格 1Spartan-6系列FPGA封装

2.   Spartan-6系列引脚分配及功能详述

　　Spartan-6系列有自己的专用引脚，这些引脚是不能作为Select IO使用的，这些专用引脚包括：

  • 专用配置引脚，表格2所示
  • GTP高速串行收发器引脚，表格3所示

表格 2Spartan-6 FPGA专用配置引脚

注意：只有LX75, LX75T, LX100, LX100T, LX150, and LX150T器件才有VFS、VBATT、RFUSE引脚。

表格 3Spartan-6器件GTP通道数目

注意：LX75T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在FG(G)676中封装了8个GTP通道；LX100T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在FG(G)676 和 FG(G)900中封装了8个GTP通道。

　　如表4，每一种型号、每一种封装的器件的可用IO引脚数目不尽相同，例如对于LX4 TQG144器件，它总共有引脚144个，其中可作为单端IO引脚使用的IO个数为102个，这102个单端引脚可作为51对差分IO使用，另外的32个引脚为电源或特殊功能如配置引脚。

表格 4Spartan6系列各型号封装可用的IO资源汇总

表格 5引脚功能详述


引脚名
方向
描述

User I/O Pins

IO_LXXY_#
Input/

Output
IO表示这是一个具有输入输出功能的引脚，XX表示该引脚在其Bank内的惟一标识，Y表示是差分引脚的P还是N引脚

Multi-Function Pins

IO_LXXY_ZZZ_#
Zzz代表该引脚除IO功能之外的其他功能，

Dn
Input/

Output

(during readback)
在SelectMAP/BPI模式中，D0—D15是用于配置操作的数据引脚，在从SelectMAP的回读阶段，当RDWR_B为低电平时，Dn为输出引脚，在配置过程结束后，该引脚可作为通用IO口使用

D0_DIN_MISO_MISO1
Input
在Bit-serial模式中，DIN是惟一的数据输入引脚；

在SPI模式中，MISO是主输入从输出引脚；

在SPI x2 or x4模式中，MISO1是SPI总线的第二根数据线；

D1_MISO2,

D2_MISO3
Input
在SelectMAP/BPI模式中，D1、D2是配置数据线的低2bit；在SPIx4 模式中，MISO2和MISO3是SPI总线的数据线的高2bit

An
Output
在BPI模式中A0—A25是输出地址线，配置完成后，它们可作为普通IO使用

AWAKE
Output
挂起模式中的状态输出引脚，如果没有使能挂起模式，该引脚可作为普通IO引脚

MOSI_CSI_B_MISO0
Input/

Output
在SPI配置模式中的主输出从输入引脚；

在SelectMAP模式中，CSI_B是低有效的Flash片选信号；

在SPI x2 or x4模式中，这是最低数据线

FCS_B
Output
在BPI模式中，BPI flash的片选信号

FOE_B
Output
在BPI模式中，BPI flash的输出使能

FWE_B
Output
在BPI模式中，BPI flash写使能

LDC
Output
在BPI模式中，在配置阶段LDC保持低电平

HDC
Output
在BPI模式中，在配置阶段HDC保持低电平

CSO_B
Output
在SelectMAP/BPI模式中，菊花链片选信号；

在SPI模式中，是SPI Flash的片选信号；

IRDY1/2,

TRDY1/2
Output
使用PCI 的IP Core时，它们作为IRDY和TRDY信号

DOUT_BUSY
Output
在SelectMAP模式中，BUSY表示设备状态；

在Bit-serial模式中，DOUT输出数据给菊花链下游的设备

RDWR_B_VREF
Input
在SelectMAP模式中，RDWR_B是低有效的写使能信号；配置完成后，可当做普通IO使用

HSWAPEN
Input
当是低电平时，在配置之前将所有IO上拉

INIT_B
Bidirectional

(open-drain)
低电平表示配置存储器是空的；当被拉低时，配置将被延时；如果在配置过程中变低，表示在配置过程中出现了错误；当配置结束后，这个引脚表示POST_CRC错误；

SCPn
Input
SCP0-SCP7是挂起控制引脚

CMPMOSI,

CMPMISO,

CMPCLK
N/A
保留为将来使用，可用作普通IO

M0, M1
Input
配置模式，M0=0表示并行配置模式，M0=1表示串行配置模式；M1=0表示主模式，M1=1表示从模式

CCLK
Input/

Output
配置时钟，主模式下是输出时钟，从模式下是输入时钟

USERCCLK
Input
主模式下可选的的用户输入配置时钟

GCLK
Input
全局时钟引脚，它们可当做普通IO使用

VREF_#
N/A
参考门限时钟引脚，当不用时可作为普通IO使用

Multi-Function Memory Controller Pins

M#DQn
Input/

Output
#Bank的存储控制器数据线

M#LDQS
Input/

Output
#Bank的存储控制器数据使能引脚

M#LDQSN
Input/

Output
#Bank的存储控制器数据使能引脚N

M#UDQS
Input/

Output
#Bank的存储控制器高位数据使能

M#UDQSN
Input/

Output
#Bank的存储控制器高位数据使能N

M#An
Output
#Bank的存储控制器地址线A[0:14]

M#BAn
Output
#Bank的存储控制器块地址线BA[0:2]

M#LDM
Output
#Bank的存储控制器低数据屏蔽

M#UDM
Output
#Bank的存储控制器高数据屏蔽

M#CLK
Output
#Bank的存储控制器时钟

M#CLKN
Output
#Bank的存储控制器时钟N

M#CASN
Output
#Bank的存储控制器列地址使能

M#RASN
Output
#Bank的存储控制器行地址使能

M#ODT
Output
#Bank的存储控制器终端电阻控制

M#WE
Output
#Bank的存储控制器写使能

M#CKE
Output
#Bank的存储控制器时钟使能

M#RESET
Output
#Bank的存储控制器复位

Dedicated Pins

DONE_2
Input/

Output
带可选上拉电阻的双向信号，作为输出，它代表配置过程的完成；作为输入，拉低可用来延迟启动

PROGRAM_B_2
Input
异步复位配置逻辑

SUSPEND
Input
高电平使芯片进入挂起模式

TCK
Input
JTAG边界扫描时钟

TDI
Input
JTAG边界扫描数据输入

TDO
Output
JTAG边界扫描数据输出

TMS
Input
JTAG边界扫描模式

Reserved Pins

NC
N/A
未连接引脚

CMPCS_B_2
Input
保留引脚，不连接或接VCCO_2

Other Pins

GND
N/A
地

VBATT
N/A
只存在于LX75, LX75T, LX100, LX100T, LX150和LX150T芯片，解码关键存储器备用电源；若不使用关键存储器，则可将之连接VCCAUX、GND或者直接不连接

VCCAUX
N/A
辅助电路的供电电源

VCCINT
N/A
内部核逻辑资源

VCCO_#
N/A
#Bank的输出驱动器供电电源

VFS
Input
只存在于LX75, LX75T, LX100, LX100T, LX150,和LX150T芯片；解码器key EFUSE编程过程使用的供电电源，若不使用关键熔丝，则将该引脚连接到VCCAUX、GND或者直接不连接

RFUSE
Input
只存在于LX75, LX75T, LX100, LX100T, LX150和LX150T；用于编程的解码器key EFUSE电阻，如果不编程或者不使用key EFUSE，则将该引脚连接到VCCAUX、GND或者直接不连接

3.   Spartan-6系列GTP Transceiver引脚


引脚名
方向
描述

GTP Transceiver Pins

MGTAVCC
N/A
收发器混合电路供电电源

MGTAVTTTX,

MGTAVTTRX
N/A
TX、RX电路供电电源

MGTAVTTRCAL
N/A
电阻校准电路供电电源

MGTAVCCPLL0

MGTAVCCPLL1
N/A
PLL供电电源

MGTREFCLK0/1P
Input
正极参考时钟

MGTREFCLK0/1N
Input
负极参考时钟

MGTRREF
Input
内部校准电路的精密参考电阻

MGTRXP[0:1]
Input
收发器接收端正极

MGTRXN[0:1]
Input
收发器接收端负极

MGTTXP[0:1]
Output
收发器发送端正极

MGTTXN[0:1]
Output
收发器发送端负极

　　如表6所示，对LX25T，LX45T而言，只有一个GTP Transceiver通道，它的位置是X0Y0，所再Bank号为101；其他信号GTP Transceiver的解释类似。

表格 6GTP Transceiver所在Bank编号

时间： 2024-08-07 00:17:47

Spartan6系列之器件引脚功能详述的相关文章

Spartan6系列之芯片配置模式详解

1.   配置概述 Spartan6系列FPGA通过把应用程序数据导入芯片内部存储器完成芯片的配置.Spart-6 FPGA可以自己从外部非易失性存储器导入编程数据,或者通过外界的微处理器.DSP等对其进行编程.对以上任何一种情况,都有串行配置和并行配置之分,串行配置可以减少芯片对引脚的要求,并行配置对8bit/16bit Flash或者微处理器来说更合适. 因为Xilinx的FPGA器件的配置数据存储在CMOS 配置锁存器内(CCL),因此Spartan6 FPGA器件上电后必须重新配置.Sp

Spartan6系列文章之器件资源与特性介绍、选型参考

1.      概述 Spartan6系列是一类低成本高容量的FPGA,采用45nm低功耗敷铜技术,能在功耗.性能.成本之间很好地平衡:Spartan6系列内部采用双寄存器.6输入的LUT,还有一系列的内建系统级模块,这些系统级模块有18Kb Block Ram.第二代DSP48A21 Slice.SDRAM存储器接口(DDR接口).强健的混合型时钟管理模块.Select IO技术.优化的高速串行收发器GTP Transceiver.PCIE接口.先进的系统级电源管理模式.可自动检测配置.具有A

Spartan6系列之SelectIO深入详解及高级应用简介

1.      什么是I/O Tile? 对Spartan-6系列FPGA来说,一个IO Tile包括2个IOB.2个ILOGIC.2个OLOGIC.2个IODELAY. 图 1Spartan-6系列IO Tile结构图 图 2Spartan-6 FPGA I/O Banks 1.1.  IOB结构介绍 每个IOB包含了输入.输出.三态驱动器:这些驱动器可以配置为不同的电平标准如LVTTL.LVCMOS等:差分IO会用到1个IO Tile里的两个IOB. 每个IOB都被直接连接到了ILOGIC和

Spartan6系列文章之GTP Transceiver的介绍与使用

1.       什么是GTP transceiver? GTP transceiver是FPGA里一种线速度达500Mb/sà6.6Gb/s的收发器,利用FPGA内部可编程资源可对其进行灵活地配置,使其适合不同的需要如以太网.SATA1.0接口等,它的作用是各种高速串行接口的物理层.对Spartan6系列而言,GTPA1_DUAL包含两个GTP transceiver,或者说包含两个通道. 下图是GTPA1_DUAL的内部结构图,图的下半部分是receiver,receiver在对串行输入的比

Spartan6系列之Spartan6系列之芯片时钟资源深入详解

1.   时钟资源概述 时钟设施提供了一系列的低电容.低抖动的互联线,这些互联线非常适合于传输高频信号.最大量减小时钟抖动.这些连线资源可以和DCM.PLL等实现连接. 每一种Spartan-6芯片提供16个高速.低抖动的全局时钟资源用于优化性能:这些资源可以背Xilinx工具自动地使用,即使时钟频率相对较低,使用时钟资源来消除潜在的时序冒险仍然是十分重要的, 每一个Spartan-6 FPGA提供40个超高速.低抖动的IO局部时钟资源(32个BUFIO2S和8个BUFPLL)这些IO局部时钟资

常用模拟开关芯片引脚,功能及应用电路

https://zm12.sm-tc.cn/?src=http%3A%2F%2Fwww.sydzdiy.com%2Fsynthesize%2Fbase%2F110Q393H010.html&uid=d2f68cd7fd230c162b7fa451ccf2ceb0&hid=28152800f38bb65ef14cc551242bc441&pos=6&cid=9&time=1479132129718&from=click&restype=1&pa

Harbor 学习分享系列4 - Harbor常用功能实验.md

前言 本文为Harbor技术分享系列的第4部分也是初级部分的完结篇,下个阶段作者将会进阶分享,更多详细的内容将会将会在文中介绍. 云盘链接 链接:https://pan.baidu.com/s/1PTHHAqrRC41sesRuLtr2Tg 密码:2z9f 通过本文无法把本文中的实验进行成功,请联系作者本人,作者会录制视频发送给您 如果大家有比较好的技术分享平台或者博客平台等欢迎分享,感谢. 不得不吐槽博客园的编辑器真心用不太习惯.建议大家下载完成可以使用 typora编辑器进行阅读. 如果转载

51单片机每个引脚功能（摘录）

RST复位输入   用来完成单片机单片机的复位初始化操作 ALE/(30引脚):地址锁存控制信号(ALE)是访问外部程序存储器时,锁存低8位地址的输出脉冲 PSEN :   外部程序存储器选通信号 当AT89C51RC从外部程序存储器执行外部代码时,在每个机器周期被激活两次,而访问外部数据存储器时,将不被激活. EA   :  访问外部程序存储器控制信号 XTAL1(19引脚):振荡器反相放大器和内部时钟发生电路的输入端. XTAL2(18引脚):振荡器反相 放大器的输入端. 锁存器(Latch

学习ASP.NET Core Razor 编程系列九——增加查询功能

学习ASP.NET Core Razor 编程系列目录 学习ASP.NET Core Razor 编程系列一 学习ASP.NET Core Razor 编程系列二——添加一个实体 学习ASP.NET Core Razor 编程系列三——创建数据表及创建项目基本页面 学习ASP.NET Core Razor 编程系列四——Asp.Net Core Razor列表模板页面 学习ASP.NET Core Razor 编程系列五——Asp.Net Core Razor新建模板页面 学习ASP.NET C