单片机的时钟初始化

void Clock_Init()
{
uchar i;
BCSCTL1&=~XT2OFF; //打开XT2振荡器

BCSCTL2|=SELM1+SELS;                //MCLK为8MHZ,SMCLK为8MHZ

do{

IFG1&=~OFIFG; //清楚振荡器错误标志

for(i=0;i<100;i++)

_NOP();           //延时等待

}

while((IFG1&OFIFG)!=0); //如果标志位1,则继续循环等待

IFG1&=~OFIFG;

}

总结:

一。

MSP430的3种时钟信号:MCLK系统主时钟;SMCLK系统子时钟;ACLK辅助时钟。

(1)MCLK系统主时钟。除了CPU运算使用此时钟以外,外围模块也可以使用。MCLK可以选择任何一个振荡器所产生的时钟信号并进行1、2、4、8分频作为其信号源。

(2)SMCLK系统子时钟。供外围模块使用。并在使用前可以通过各模块的寄存器实现分频。SMCLK可以选择任何一个振荡器所产生的时钟信号并进行1、2、4、8分频作为其信号源。

(3)ACLK辅助时钟。供外围模块使用。并在使用前可以通过各模块的寄存器实现分频。但ACLK只能由LFXT1进行1、2、4、8分频作为信号源。

二。

时钟源和时钟信号的关系

原文地址:https://www.cnblogs.com/azhebzg/p/9709612.html

时间: 2024-10-11 19:18:55

单片机的时钟初始化的相关文章

6410/2440/210时钟初始化笔记

时钟初始化有如下四步骤 1配置locktime(默认模式,一般不用更改) 2配置fclk 3设置异步模式(6410设置others寄存器,210不需要设置) 4设置fclk /////6410/////// #define CLK_DIV0 0x7e00f020            /*地址 #define OTHERS 0x7e00f900            /*地址#define MPLL_CON 0x7e00f010       /*地址#define APLL_CON 0x7e00

s3c6410时钟初始化

今天自己写bootloader做时钟初始化时遇到的问题,特记录下来.为了方便理解,我大部分都有截图, 在此我先说明下,图均来自数据手册.也希望看了本篇文章的同志多多参看数据手册才能理解的更加透彻,才能真正的锻炼自己的能力.下面程序部分我也拆分成了5个部分分别解释,最后也给出了整个程序.本文如果有什么错误的地方,欢迎各位批评指正,不甚感激. 6410有3个内部PLL(Phase Locked Loop:为锁相回路或锁相环,用来统一整合时脉讯号,使内存能正确的存取资料.PLL用于振荡器中的反馈技术.

28.时钟初始化

28.时钟初始化 ARM系统时钟初始化: 这就需要知道什么是时钟脉冲信号,什么是时钟频率,什么是时钟源. 时钟脉冲信号: 时钟脉冲信号:按一定的电压幅度,一定的时间间隔连续发出的脉冲信号.时钟脉冲信号是时序逻辑的基础,它用于决定逻辑单元中的状态何时更新.数字芯片中众多的晶体管都工作在开关状态,它们的导通和关断动作无不是按照时钟信号的节奏进行的 时钟脉冲图解: 1.2时钟脉冲频率: 时钟脉冲频率:就是在单位时间,如1秒,内产生的时钟脉冲个数. 1.3信号产生: 如何产生时钟信号:1.晶振2.锁相环

bootloader功能介绍/时钟初始化设置/串口工作原理/内存工作原理/NandFlash工作原理

bootloader功能介绍 初始化开发板上主要硬件(时钟,内存,硬盘), 把操作系统从硬盘拷贝到内存,然后让cpu跳转到内存中执行操作系统. boot阶段 1.关闭影响CPU正常执行的外设 -关闭看门狗(watch dog)   WTCON 0xE2700000 -关闭中断 CPSR I和F位设置为1,关闭,不响应任何中断. 2.初始化时钟 -倍频到1Ghz,为外设分频 *串口驱动 3.初始化内存控制器,DDRAM -验证内存,往里面写一个值,然后再读出来 4.初始化硬盘,nand Flash

中颖系统时钟初始化

/*1:中颖79f系列有4中振荡类型,4个震荡IO,可以从4中振荡类型中产生1种或者2 中时钟. 2:4种振荡类型:32.768KHZ,晶振谐振器,陶瓷谐振器,内服RC(12M/128K/12.3M )振荡器. 3:编程时,振荡类型由编译选项选择确定. 4:系统时钟控制器 CLKCON 具体资料可看datasheet 5:具体操作如下:*/ //====时钟分频===== #define CLK_DIV1 0X00 #define CLK_DIV2 0X01 #define CLK_DIV4 0

时钟初始化

1.时钟体系的了解 所用晶振:12M PLL的个数:APLL.MPLL.EPLL 产生的时钟及其用途: 时钟 应用场合 应用举例 所属PLL ACLK 处理器 arm11 APLL HCLK AHB总线 LCD.DMA... MPLL PCLK APB总线 GPIO.Uart MPLL SCLK USB总线 USB EPLL 2.时钟初始化流程 注:SYCLK用于arm核 3.分频系数 DIVARM设为0,DIVHCLK2设为1,DIVHCLK设为1,DIVPCLK设为3. 4.设置SYSCLK

LPC1788系统时钟初始化

#ifndef __SYS_H_ #define __SYS_H_ #include "common.h" #define SystemCoreClock  120000000  //cpu时钟频率,计算时有用 #define ApbClock        120000000   //120M #define EmcClock        60000000    //60M #define UsbClock        48000000    //48M void SystemI

8.时钟初始化

ARM系统时钟初始化: ????这就需要知道什么是时钟脉冲信号,什么是时钟频率,什么是时钟源. 时钟脉冲信号: 时钟脉冲信号:按一定的电压幅度,一定的时间间隔连续发出的脉冲信号.时钟脉冲信号是时序逻辑的基础,它用于决定逻辑单元中的状态何时更新.数字芯片中众多的晶体管都工作在开关状态,它们的导通和关断动作无不是按照时钟信号的节奏进行的 时钟脉冲图解: ? ? ? ? ? ????1.2时钟脉冲频率: 时钟脉冲频率:就是在单位时间,如1秒,内产生的时钟脉冲个数. ????1.3信号产生: 如何产生时

s3c6410_时钟初始化

参考: 1)<USER'S MANUAL-S3C6410X>第三章 SYSTEM CONTROLLER 2)u-boot/board/samsumg/smdk6410/lowlevel_init.S 1. PLL与CLK的关系: 详细关系图见用户手册122页Figure 3-2 The block diagram of clock generator. 三种PLL:APLL,MPLL,EPLL 四种CLK:ACLK,HCLK,PCLK 1)APLL产生ACLK,,ACLK为CPU提供时钟: 2