USB匹配电阻

做过USB的人都或许有一个纠结,那就是D+和D-上到底要串多大的电阻,串在源端还是终端。

我想说:网络上的说法都不完全正确,首先USB有低速、全速和高速之分,在低速和全速模式下是电压驱动的,驱动电压为3.3V,但在高速模式下是电流驱动的,驱动电流为17.78mA,host-device模型如下:

Host和device的D+和D-都有45ohm的电阻端接到地,所以每根线的并联电阻为22.5ohm,17.78x22.5=400mV,所以高速模式下的差分幅度为800mV (这时匹配电阻为0),但是匹配电阻选择10ohm,22ohm和33ohm时我们可以计算出单端信号的幅度如下图:

由此可得高速模式下加入匹配电阻会使信号幅度下降,使信号质量变差,加入匹配电阻后的眼图分别如下:

10ohm

22ohm

33ohm

总结:一般高速模式下是通过电流源驱动的,以上任何匹配电阻的存在都将降低信号质量,所以高速模式不用接匹配电阻。

那么网上所说的匹配电阻都是错的么?也不是啦!网上所说的匹配电阻都是在全速和低速模式下的,全速模式下为电压驱动的,驱动器具有一定输出阻抗(一般较小),USB线的特性阻抗为90ohm,所以要想源端与USB线匹配就需要串电阻,具体阻值是要根据驱动器的输出阻抗来决定的,如果驱动器输出阻抗小于USB线特性阻抗,则串联一个电阻Rs,使驱动器阻抗+Rs=USB线特性阻抗。如果驱动器输出阻抗大于USb线特性阻抗,则要并联一个电阻。

时间: 2024-11-08 10:07:40

USB匹配电阻的相关文章

时钟信号线上串一小电阻的作用

摘自一位网友的"http://blog.chinaunix.net/uid-21977330-id-3218353.html" 这个电阻有两个作用,第一是阻抗匹配.因为信号源的阻抗很低,跟信号线之间阻抗不匹配,串上一个电阻后,可改善匹配情况,以减少反射,避免振荡等. 第二是可以减少信号边沿的陡峭程度,从而减少高频噪声以及过冲等.因为串联的电阻,跟信号线的分布电容以及负载的输入电容等形成一个RC电路,这样就会降低信号边沿的陡峭程度.大家知道,如果一个信号的边沿非常陡峭,含有大量的高频成分

埋电阻、埋电容工艺培训

据电子电路行业业界工程技术人员统计,在集成电路设计时,分离元器件当中,电阻约占30%,电容约占40%,而其他元器件总共只占30%左右. 由于电阻.电容占元器件的大多数,这样便给PCB的下游工序贴装与插接工艺增添了不少麻烦.而且一般的电阻发热功率也比较少,于是天才的设计师们便忽发奇想:是否可以将电阻.电容压缩在PCB板内呢?这样一来埋电阻.埋电容便应运而生了,这也给PCB的设计和制作带来了一次空前的技术革命,而且美国ΩHMEGA公司用将近27年的设计和制作经验证明这种天才设想是可行的! 第一部份

电阻降额

符号缩写含义如下: 符号 含义 Pr 额定功率 Pm 峰值脉冲功率 Ur 最高工作电压 Um 峰值脉冲电压 T 实际环境温度 Ts 额定环境温度 Tmax 标称最高工作温度 Imax,Ta 最大工作电流 Pmax,Ta 最大功率 普通电阻 器件类型 降额参数 降额要求 玻璃釉膜电阻器 金属膜电阻器 金属氧化膜电阻器 熔断电阻器 绕线电阻器 电阻网络 片式厚膜电阻 片式薄膜电阻 碳膜电阻器 稳态功率 T≤Ts ≤0.6*Pr T>Ts ≤[0.6-(T-Ts)/(Tmax-Ts)]*Pr 瞬态功率

RGB565转VGA接口设计与匹配问题浅析

http://bbs.ednchina.com/BLOG_ARTICLE_2009641.HTM 最近所做的工作涉及到RGB565信号到VGA接口的转换问题,于是简单地研究了一下VGA接口设计相关的东西,写的有点长,可能大家看起来会比较累,见谅~ VGA(Video Graphics Array)是IBM在1987年随PS/2机一起推出的一种视频传输标准,具有分辨率高.显示速率快.颜色丰富等优点,在彩色显示器领域得到了广泛的应用.目前VGA技术的应用还主要基于VGA显示卡的计算机.笔记本等设备.

PCB设计中的阻抗匹配与0欧电阻

1.阻抗匹配 阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式.根据接入方式阻抗匹配有串行和并行两种方式:根据信号源频率阻抗匹配可分为低频和高频两种. (1)高频信号一般使用串行阻抗匹配.串行电阻的阻值为20~75Ω,阻值大小与信号频率成正比,与PCB走线宽度和长度成反比.在嵌入式系统中,一般频率大于 20M的信号PCB走线长度大于5cm时都要加串行匹配电阻,例如系统中的时钟信号.数据和地址总线信号等.串行匹配电阻的作用有两个: ◆ 减少高频噪声以及边沿过冲.如果一个信号的边沿非常陡峭

TTL和COMS电平匹配以及电平转换的方法

一.TTL TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源.1.输出高电平Uoh和输出低电平UolUoh≥2.4V,Uol≤0.4V2.输入高电平和输入低电平Uih≥2.0V,Uil≤0.8V二.CMOSCMOS电路是电压控制器件,输入电阻极大,对于干扰信号十分敏感,因此不用的输入端不应开路,接到地或者电源上.CMOS电路的优点是噪声容限较宽,静态功耗很小.1.输出高电平Uoh和输出低电平UolUoh

关于串联匹配电阻其作用:

1.概述: 高速信号线中才考虑使用这样的电阻,低频情况下,一般是直接连接.这个电阻有两个作用: ① 阻抗匹配:因为信号源的阻抗很低,跟信号线之间阻抗不匹配,串上一个电阻后,可改善匹配情况,以减少反射,避免振荡等. ② 减少信号边沿的陡峭程度:可以减少信号边沿的陡峭程度,从而减少高频噪声以及过冲等.因为串联的电阻,跟信号线的分布电容以及负载的输入电容等形成一个RC 电路,这样就会降低信号边沿的陡峭程度大家知道,如果一个信号的边沿非常陡峭,含有大量的高频成分,将会辐射干扰,另外,也容易产生过冲. 2

电路基础知识

1. 请列举您知道的电阻.电容.电感品牌(最好包括国内.国外品牌). 电阻: 美国:AVX.VISHAY威世日本:KOA兴亚.Kyocera京瓷.muRata村田.Panasonic松下.ROHM罗姆.susumu.TDK 台湾: LIZ丽智.PHYCOM飞元.RALEC旺诠.ROYALOHM厚生.SUPEROHM美隆.TA-I大毅.TMTEC泰铭.TOKEN德键.TYOHM幸亚.UniOhm厚声.VITROHM.VIKING光颉.WALSIN华新科.YAGEO国巨新加坡:ASJ 中国:FH风华

总线带宽

关于带宽概念之前不是太熟悉,特百度,转载如下: 两种概念 如果从电子电路角度出发,带宽(Bandwidth)本意指的是电子电路中存在一个固有通频带,这个概念或许比较抽象,我们有必要作进一步解释.大家都知道,各类复杂的电子电路无一例外都存在电感.电容或相当功能的储能元件,即使没有采用现成的电感线圈或电容,导线自身就是一个电感,而导线与导线之间.导线与地之间便可以组成电容——这就是通常所说的杂散电容或分布电容: 不管是哪种类型的电容.电感,都会对信号起着阻滞作用从而消耗信号能量,严重的话会影响信号品