在PADS logic 中原理图同步PCB
查看文档是不是设计文档的名字,若不是需要更改
具体设置
设置完成,发送网表到PCB中
会弹出这样的txt文件,里面会标记错误等信息
PADS layout中会出现原理图中所有器件的封装形式,需要对其进行分散操作,方便调整位置
最后的布局结果
博主是个小白,记录学习过程,加油!
原文地址:https://www.cnblogs.com/renxiaoyan/p/11565344.html
时间: 2024-10-25 19:22:56
在PADS logic 中原理图同步PCB
查看文档是不是设计文档的名字,若不是需要更改
具体设置
设置完成,发送网表到PCB中
会弹出这样的txt文件,里面会标记错误等信息
PADS layout中会出现原理图中所有器件的封装形式,需要对其进行分散操作,方便调整位置
最后的布局结果
博主是个小白,记录学习过程,加油!
原文地址:https://www.cnblogs.com/renxiaoyan/p/11565344.html