第六章 总线

总览

  1. 总线概述

    1. 总线的基本概念
    2. 总线的分类
    3. 总线的组成及性能指标
    4. 总线的结构
  2. 总线仲裁

    1. 集中仲裁机制
    2. 分布仲裁机制
  3. 总线操作和定时

    1. 同步定时方式
    2. 异步定时方式
  4. 总线标准
  1. 总线概述

    1. 总线的基本概念

      总线是连接多个不剪的信息传输线,是各不剪共享的传输介质。分时和共享是总线的两个特点。

      分时是指同一时刻只允许有一个部件向总线发送信息。如果系统中有多个部件,则他们只能分时地向总线发送信息。

      共享是指总线上可以挂载多个部件,各个部件之间相互交换的信息都可以通过这组线路分时共享。同一时刻只允许有一个部件向总线发送信息,但多个不剪可以同时从总线上接受信息。

      1. 总线的传输周期。指CPU通过总线对存储器或I/O端口进行一次访问所需的时间,包括总线申请阶段、寻址阶段、传输阶段和结束阶段。
      2. 总线宽度。
      3. 总线特性。机器特性、电器特性、功能特性、时间特性。
    2. 总线的分类

      1. 按数据传送方式可分为并行传输总线串行传输总线
      2. 按总线的使用范围可分为计算机总线、测控总线等。
      3. 按连接部件不同可以分为片内总线、系统总线、通信总线等。

        1. 片内总线:芯片内部的总线。
        2. 系统总线:连接五大部件之间的信息传输线。按系统总线传输信息的不同,可分为:数据总线、地址总线和控制总线。

          1. 数据总线:用来传送各功能部件之间的信息数据,他是双向传输总线。
          2. 地址总线:单向传输总线。主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。
          3. 控制总线:由于数据总线和地址总线被所有部件共享的,如何使各部件能在不同时刻占有总线使用权,还需要控制总线来完成,因此控制总线是用来发出各种控制信号的传输线。
        3. 通信总线:用于计算机系统之间或计算机系统与其他系统之间的通信。分为串行通信和并行通信。
    3. 总线的组成及性能指标

      1. 总线的组成:通常一组控制线、一组数据线、一组地址线。某些总线没有单独的地址线,地址信息也通过数据线来传送,称为数据线和地址线复用。
      2. 性能指标

        1. 总线宽度。通常是指数据总线的根数
        2. 总线带宽。单位时间内总线上传输数据的位数。
      3. 总线复用。
      4. 信号线数。地址总线、数据总线和控制总线3中总线数的总和。
    4. 总线的结构

      1. 单总线结构

        将CPU、主存、I/O设备都链接在一组总线上,允许I/O设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。结构简单,容易扩充外部设备。缺点是所有嘻嘻传送都通过这组共享总线,不允许两个以上的部件在同一时刻向总线传送信息,效率低。

        特点:由于I/O设备与主存公用一组地址线,因此主存和I/O设备是统一编址的,CPU可以想访问内存一样访问外部设备。

      2. 双总线结构

        特点:将速度较低的I/O设备从单总线中分离出来,形成主存总线与I/O总线分开的结构。

      3. 三总线结构

        与双总线结构相比,三总线结构增加了一条小路(DMA总线),专门用于I/O高速设备与主存之间直接交换信息。在三总线结构中,任意时刻只能使用一种总线。

  2. 总线仲裁

    确定同时竞争总线控制权时,可以获得控制权的设备

    1. 集中仲裁机制

      1. 链式查询方式

        1. 优先级判别方式:离总线越近优先级越高,反之,越低。
        2. 优点:只需要3根控制线就能按一定的优先级实现总线控制,结构简单,易扩充。
        3. 缺点:对电路敏感;当优先级高的部件频繁请求使用总线时,会使优先级较低的部件长期不能使用总线。
      2. 计数器查询方式

        1. 优先级判别方式:当总线控制器收到总线请求信号判断总线不忙时,计数器开始计数,计数值通过一组地址线发向各个部件。当地址线上的计数值与请求使用总线设备的地址一致时,该设备获得总线控制权。同时,种质计数器的计数及查询工作。

          计数器有两种计数方式:1. 计数器每次判优都从"0"开始,此时一旦设备的有限顺序被固定后,设备的优先级就按0,1,2,…,n的顺序降序排列,永远不能改变;2. 计数器也可以从上一次的终点开始计数,此时所有设备使用总线的优先级相等。

        2. 优点:各设备的有衔接顺序可以改变,且对电路的故障不如链式查询方式敏感。
        3. 缺点:增加了控制闲,控制也比链式查询复杂。
      3. 独立请求方式

        1. 优先级判别方式:当总线上的部件需要使用总线时,经各自的总线请求线发送总线请求信号,在总线控制器中排队。当总线控制器按一定的有限顺序决定批准某个部件的请求时,则给该部件发送总线响应信号,该部件接到次信号就获得了总线使用权,开始传输数据。
        2. 优点:响应时间很快,对优先级顺序的控制相当灵活。
        3. 缺点:控制线数量很多(n个设备需要2n根控制线),总线控制更复杂。
    2. 分布仲裁机制

      不需要中央仲裁器,每个主模块都有自己的仲裁号和仲裁器,多个仲裁器竞争使用总线。当他们有总线来请求时,把他们各自位置的仲裁号发送到共享的仲裁总线上,每个仲裁器将从仲裁总线上得到的仲裁号与自己的仲裁号进行比较。若仲裁总线上的号优先级高,则它的总线请求不予响应,并撤销它的仲裁号。最后,获胜者的仲裁号保留在仲裁总线上。

  3. 总线操作和定时

    1. 总线周期的概念

      1. 申请分配阶段。由需要使用总线的主模块,经总线仲裁及其决定下一个传输周期的总线使用权授予某一个申请者。
      2. 寻址阶段。取得了使用权的主模块通过总线发憷本次要访问的从模块的地址及有关命令,启动参与本次传输的从模块。
      3. 传送数据阶段。主模块和从模块进行数据交换,数据由源模块发出,经数据总线流入目的模块。
      4. 结束阶段。主模块的有关信息均从系统总线上撤除,让出总线使用权。
    2. 同步定时方式
    3. 异步定时方式

      1. 不互锁方式
      2. 半互锁方式
      3. 全互锁方式
  4. 总线标准

    1. 系统总线标准

      1. ISA
      2. EISA
      3. VESA
      4. PCI
      5. PCI-E
    2. 设备总线标准

      1. IDE
      2. AGP
      3. USB
      4. SATA

原文地址:https://www.cnblogs.com/stormax/p/9536819.html

时间: 2024-10-30 07:19:37

第六章 总线的相关文章

【知识强化】第六章 总线 6.1 总线概述

那么我们从这一章开始将进入到第六章总线的学习,其实在之前的章节当中我们已经多多少少接触过一点总线,也提到过它的一些概念,但是我们当时只是稍微地提了一下,并没有具体地展开来讲.那么我们第六章呢就来具体地分析一下总线它的一些知识点.那么第六章相较于前面所有的章节都是比较简单的一章,因为它的内容非常少,知识点呢也很少. 我们来看一下,考纲当中对于总线这一章,它提了四块内容.第一个呢就是总线的概述. 原文地址:https://www.cnblogs.com/ZHONGZHENHUA/p/11490170

第六章存储器层次结构 学习报告

第六章 存储器层次结构 在简单模型中,存储器系统是一个线性的字节数组,而CPU能够在一个常数时间内访问每个存储器位置. 实际上,存储器系统是一个具有不同容量.成本和访问时间的存储设备的层次结构.CPU寄存器保存着最常用的数据.靠近CPU的小的.快速的高度缓存存储器作为一部分存储在相对慢速的主存储器中的数据和指令的缓冲区域.       存储器层次结构是可行的. 6.1  存储技术 6.1.1 随机访问存储器 随机反问存储器分为两类:静态的(SRAM)和动态的(DRAM). 1.静态RAM SRA

第六章、存储器层次结构

存储器层次结构 6.1存储技术   6.1.1随机访问存储器    随机访问存储器分为两类:静态和动态 1.静态RAM 静态RAM 的基本存储电路为触发器,每个触发器存放一位二进制信息,由若干个触发器组成一个存储单元,再由若干存储单元组成存储器矩阵,加上地址译码器和读/写控制电路就组成静态RAM.但由于静态RAM 是通过有源电路来保持存储器中的数据,因此,要消耗较多功率,价格也较高. 2.动态RAM 每一个比特的数据都只需一个电容跟一个晶体管来处理,相比之下在SRAM上一个比特通常需要六个晶体管

20135306 第六章学习总结

第6章存储器层次结构 存储器系统是一个具有不同容量.成本和访问时间的存储设备的层次结构. cPU寄存器保存着最常用的数据. 靠近CPU的小的.快速的高速缓存存储器作为一部分存储在相对慢速的主存储器中数据和指令的缓冲区域. 主存暂时存放存储在容量较大的.慢速磁盘上的数据,而这些磁盘常常又作为存储在通过网络连接的其他机器的磁盘或磁带上的数据的缓冲区域. 6.1 存储技术 6.1.1随机访问存储器 随机访问存储器分为两类-静态和动态的. 静态RAM(SRAM)比动态RAM(DRAM)更快,但也贵很多.

[CSAPP笔记][第六章存储器层次结构]

第六章 存储器层次结构 在简单模型中,存储器系统是一个线性的字节数组,CPU能够在一个常数访问每个存储器位置. 虽然是一个行之有效的模型,但没有反应现代系统实际工作方式. 实际上,存储器系统(memory system)是一个具有不同容量,成本和访问时间的存储设备的层次结构. CPU寄存器保存着最常用的数据.(0周期) 靠近CPU的小的,快速的高速缓存存储器(cache memory)作为一部分存储在相对慢速的主储存器(main memory,简称主存)中的数据和指令的缓冲区.(1~30周期)

数据库系统实现 第六章 查询执行

第六章 查询执行 查询执行也就是操作数据库的算法 一次查询的过程: 查询-->查询编译(第七章)-->查询执行(第六章)-->数据 查询编译预览 查询编译可以分为三个步骤: a)分析:构造分析树,用来表达查询和它的结构 b)查询重写,分析树被转化为初始查询计划,通常是代数表达式,之后初始的查询计划会被优化为一个时间更小的计划 c)物理计划生成,将查询计划转化成物理的计划, 为了选择更好的查询计划,需要判断 1)查询哪一个代数的等价形式是最有效的 2)对选中形式的每一个操作,所使用的算法选

第六章:异常机制

第六章:异常机制 异常的定义 异常:在程序运行过程中出现的意外事件,导致程序中断执行. 异常处理 try...catch 语法:try{ //可能出现异常的代码}catch(异常类型 异常对象名){ //处理异常的代码:}执行过程:当try中的代码异常发生时抛出一个异常对象,该异常对象与catch中异常类型进行匹配,匹配成功进入catch块,否则不执行catch中代码(相当于异常未被处理).程序只有当异常处理成功后才能继续执行. try...catch...catch 语法:try{ //可能出

2017上半年软考 第六章 重要知识点

第六章 项目整体管理 []项目整体管理概述 [][]项目整体管理的含义.作用和过程 项目整体管理6个过程?p264 项目整体管理包括什么? 项目管理的核心是什么? 项目整体管理涉及哪几个方面?p265 [][]项目经理是整合者 项目经理作为整合者要做什么?p265 [][]整体管理的地位 []项目整体管理实现过程 [][]制定项目章程概述 项目章程的意义是什么? 项目章程包括什么? [][]制定项目章程 项目章程的作用? 项目章程的输入? 制定项目章程的工具和技术?p267 项目章程的输出?p2

ASP.NET MVC with Entity Framework and CSS一书翻译系列文章之第六章:管理产品图片:多对多关系(上)

这章介绍了怎样创建一个新的实体来管理图片,怎样使用HTML窗体来上传图片文件和使用多对多关系来使它们与产品相关,并且怎样来保存图片到文件系统中.这章也介绍了更多复杂的错误处理增加客户端错误到模型中为了把它们显示回给用户.在这章中播种数据库使用的产品图片可能在在第六章的从Apress网页站点下载代码中. 注意:如果你想遵从这章的代码,你必须完成第五章的代码或者从www.apress.com下载第五章的源代码作为一个起点. 创建实体保存图片文件名 这个项目,我们正要使用文件系统在Web项目中存储图片