首先是2440的存储控制器：
暂时不管是从nand启动还是nor启动，因为我现在只关注内存，从上图可以看到由2440的Memory Controller可以寻址的范围是0x0000,0000---0x4000,0000，总共是１G，这１G又分为８个bank，bank0-bank7，每个bank为128M, ８*128M＝１G。其中bank0-bank5这6个bank是只能接SROM,那么什么是SROM，2440数据手册的221页说明了，SROM是ＲＯＭ或者SRAM。
通用存储设备：
内存存储设备的存储方式：ROM，RAM
ROM(Read-Only Memory)：只读存储器，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失。如：PC里面的BIOS。
RAM(Random Access Memory) ：随机访问存储器，存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。可以理解为，当你给定一个随机有效的访问地址，RAM会返回其存储内容(随机寻址)，它访问速度与地址的无关。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间内随机访问使用的程序。计算机系统里内存地址是一个四字节对齐的地址（32位机），CPU的取指，执行，存储都是通过地址进行的，因此它可以用来做内存。
RAM按照硬件设计的不同，随机存储器又分为DRAM（Dynamic RAM)动态随机存储器和SRAM（Static RAM) 静态随机存储器。
DRAM：它的基本原件是小电容，电容可以在两个极板上短时间内保留电荷，可以通过两极之间有无电压差代表计算机里的0和1，由于电容的物理特性，要定期的为其充电，否则数据会丢失。对电容的充电过程叫做刷新，但是制作工艺较简单，体积小，便于集成化，经常做为计算机里内存制作原件。比如：PC的内存，SDRAM, DDR, DDR2, DDR3等，缺点：由于要定期刷新存储介质，存取速度较慢。
SRAM：它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。因此其存取速度快，但是体积较大，功耗大，成本高，常用作存储容量不高，但存取速度快的场合，比如CPU的L1 cache，L2cache(一级，二级缓存) ，寄存器。
由于价格和存储量的限制，mini2440上作为内存的就是DRAM，从上图看得出，只有bank6,bank７才能接DRAM，那么我猜想控制bank6,7的Memory Controller对应的寄存器肯定有一个控制刷新的部分，其他几个不具备，因为不需要。再看看mini2440上的内存芯片怎么和2440接线的，它使用了２块１６位宽的SDRAM:
从上图来看，芯片包括了最基本的地址线，数据线，对比２块芯片，发现它们相同的地址线是连在一起的，都是A0-A12，共13根地址线，而数据线一块是连接2440的LDATA0---LDATA15,一个是LDATA16-LDATA31，再看看2440的引脚：
可以看出，2440的数据线是DATA0-DATA31,可以接收的数据宽度是32位，而它的地址线是ADDR0--ADDR26，一共是27根，那么２^27就是128M，正好是内存控制器一个bank的大小。再联系SDRAM和2440的接线方式，发现数据线32根分别由２块芯片对接，２块芯片分别用16根，而地址线只用了13根，２^13=8K，那怎么可能做到寻址128M呢？何况SDRAM上居然是从LADDR2开始接线的。那么就得看看SRAM的手册，看看它是怎么被寻址的。
mini2440上SDRAM型号是H57V2562GTR，是一个256Mb的16位位宽的DRAM,注意这里是256Mb，是小b,所有总共是256／８＝３２MB。看看SDRAM内部的结构功能框图:
这款DRAM内部的存储单元首先是由4个称作BANK的单元组成,然后每个BANK单元上是由一个存储矩阵组成，通过ＸＹ轴定位到最小寻址粒度的一个单元，也就是一个１６bit的存储单元。然后把这个16bit的单元里面的数据放到数据输出口上。打个比方，假设一块DRAM是一个Excel文件，那么它的bank就是Excel的一个sheet，由横坐标(ABCDEF.......)和纵坐标(12345....）定位一个最基本的单元格，这个单元格就是DRAM的基本存储单元，这款DRAM是16位宽的，所有基本存储单元就是16bit。在看看左下角的Address Buffers，A0-13,地址线，BA1-BA0，bank选择线，首先通过片选信号CS选中这块芯片,然后由BA[0,1]选中bank，再在A0-A12上发出行地址，然后发出列地址，这样一个最小寻址粒度的存储单元就定位下来了,怎么知道地址线上的是行地址还是列地址呢?通过 RAS和CAS这２根信号线。那现在再计算一下128MB怎么来的，行13,列13，bank 2,这样2^13*2^13*2^2 = ２^28 然后是16位宽再乘２,就是2^29MB,521MB，怎么一块就超过了2440的寻址范围，肯定是哪搞错了，再细看DRAM的介绍:
原来只有行地址用了13位，列地址只用了9位，那么通过计算一共是2^(13+9+2+1)=32MB，和芯片的规格一致，那么这样解释就合理了。2440怎么使用这２块SDRAM的呢?首先要确定几个条件，2440芯片本身实际的寻址能力是４Ｇ，存储控制器的寻址范围是0x00000000-0x40000000,一共是1G，这１Ｇ又分成了８个BANK，每个BANK 128ＭB,公式表达就是:ADDR = 22 * 23 * 227
但是这样寻址这块SDRAM得到的数据是16bit，于是用２块拼接起来，一个来存储低16位，一个存储高16位。假设地址0x3000000０,寻址它怎么得到这个存储单元的内容呢?首先它是属于1G这个范围内，然后又是处于bank６，BANK0,行０，列０．
由此可见仅仅需要３０位就可以定位一个access cell，这也就是为什么2440地址线只接了A2开始的13位到SDRAm上，由于2440的存储控制器每次只能以４byte对齐访问，一个int的４个byte分别存储在２个芯片上，然后４ｂyte的数据读到存储控制器，地址还未用到的最低２位在存储控制器里面决定是用哪个byte。这就是一个byte的寻址过程。
2440SDRAM可以使用１６位宽的２片拼接，或者８位的４片拼接，32位的１片。显然如果是２片时，这２片的大小必须要一样大的，否则多出来的就会只能存１６bit，其他的位会丢失掉，４片也是同样的。
H57V2562GTR，SDRAM管脚说明
|
外接管脚名 |
内接管脚名 |
全称 |
描述 |
|
A2~A14 |
A0~A12 |
Address |
地址线 |
|
D0 ~D31 |
DQ0~DQ31 |
Data Input/Output |
数据线 |
|
A24,A25 |
BA0,BA1 |
Bank Address |
L-BANK片选信号 |
|
DQM0~DQM3 |
LDQM, UDQM |
Data Input/Output Mask |
高，低字节数据掩码信号 |
|
SCKE |
SCKE |
Clock Enable |
输入时钟有效信号 |
|
SCLK |
SCLK |
Clock |
输入时钟 |
|
nSCS0 |
nSCS |
General Chip Select |
片选信号（它与nGCS6是同一管脚的两个功能） |
|
nSRAS |
nSRAS |
Row Address Strobe |
行地址选通信号 |
|
nSCAS |
nSCAS |
Column Address Strobe |
列地址选通信号 |
|
nWE |
newnWE |
Write Enable |
写入有效信号 |
看２片SDRAM和２４４０的接线可以看出来，它们只有数据脚和LDQM UDQM引脚不同,这２个引脚来决定数据引脚上高８位和低８位的有效性，由于2440内存控制器只能发出4byte对齐的数据给SDRAM(data线的连接固定了)，那么我如果只想存储或者读取一个byte，怎么办?由这２个引脚来控制，它来决定１６位宽的高低8位的有效性，确保不想改的byte内容不变。
参考自:
http://blog.csdn.net/mr_raptor/article/details/6555786