什么是低电平有效

关于低电平有效是什么概念:

低电平有效的意思是:在引脚上施加低电平的时候,这个功能触发了(当然要把引脚功能选择为对应的功能。) 
给个例子:例如74ls373的LE信号是高电平有效,加在LE上为高电平时,就可以把数据锁存,加低电平时就没有反应了。就是高电平的时候,锁存功能有效。

简单的说,低电平有效,就是施加低电平的时候,对应功能被触发(有效)。
时间: 2024-07-28 18:38:28

什么是低电平有效的相关文章

如何区别上升沿、下降沿、低电平、高电平

如图所示: 数字电路中,把电压的高低用逻辑电平来表示.逻辑电平包括高电平和低电平这两种.不同的元器件形成的数字电路,电压对应的逻辑电平也不同.在TTL门电路中,把大于3.5伏的电压规定为逻辑高电平,用数字1表示:把电压小于0.3伏的电压规定为逻辑低电平,用数字0表示.数字电平从低电平(数字"0")变为高电平(数字"1")的那一瞬间(时刻)叫作上升沿. 数字电路中,把电压的高低用逻辑电平来表示.逻辑电平包括高电平和低电平这两种.不同的元器件形成的数字电路,电压对应的逻

单片机驱动为什么要设置为低电平有效?

问题:单片机的外围电路设计及程序编写大多是以低电平有效来驱动电路的? 回答:这是因为单片机的低电平时的灌电流一般比高电平时的拉电流要大.如一般的51 系列单片机的I/O 口可以输出4mA 的拉电流或20mA 的灌电流:而其他也有一些芯片,如PIC单片机有一些非常实用的通用特性:I/O口灌电流/拉电流都很大--25MA/25MA. 总结:用低电平做驱动,灌电流大,驱动能力强. 问题:一些芯片的管脚是低电平有效,为什么要在低电平有效的管脚上加个上拉电阻?这样不就成高电平了吗? 回答:在低电平有效的管

低电平ViL

低电平 编辑 低电平(Vil)指的是保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平. 中文名 低电平 外文名 Vil 主要应用 测量电缆和保护连接 目录 1 定义 ? 输入 ? 输出 2 应用简介 ? 对测量电缆的要求 ? 测量常用连接器类型 ? 测量电缆和保护连接 ? 对测试夹具的要求 定义 编辑 输入 低电平(Vil):保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平. 输出 低电平(Vol):

nRF52832 矩阵按键调试 同一列上的按键 任意两个按键 按下 检测不到低电平(电平拉不下来)

参考链接:https://blog.csdn.net/zhanghuaishu0/article/details/78505045 调试过程中发现 同一列上的按键 任意两个按键 按下 检测不到低电平(电平拉不下来),在网上找到一个类似的 资料说是:pin脚初始化时,配置的驱动能力不够.修改后测试正常了. 原GPIO初始化如下: nrf_gpio_cfg_output(GPIO0); 修改后如下: nrf_gpio_cfg( pin_number, NRF_GPIO_PIN_DIR_OUTPUT,

TTL,COMS,USB,232,422,485电平之详细介绍及使用

如有错误敬请指导! 今天来详细介绍一下TTL,COMS,USB,232,422,485电平,以及之间的转换问题. 有些地方的引脚图可能不是规范的,具体引脚以自己的模块资料为主,这篇文章着重介绍使用... 先介绍各个电平 TTL电平------我们使用的51单片机,5V供电的那种,+5V等价于逻辑“1”,0V等价于逻辑“0”,“TTL电平”最常用于有关电专业,如:电路.数字电路.微机原理与接口技术.单片机等课程中都有所涉及.在数字电路中只有两种电平(高和低)高电平+5V.低电平0V. COMS电平

《FPGA全程进阶---实战演练》第二十一章之 几种常用电平分析及特性

TTL,CMOS以及LVTTL,LVCMOS TTL和CMOS是数字电路中两种常见的逻辑电平,LVTTL和LVCMOS是两者低电平版本.TTL是流控器件,输入电阻小,TTL电平器件速度快,驱动能力大,但功耗大.CMOS是MOS管逻辑,为压控器件,且输入电阻极大,CMOS电平器件速度慢,驱动能力不足TTL,但功耗小.正是由于CMOS器件输入阻抗很大,外界微小的干扰就有可能引起电平的翻转,所以CMOS器件上未使用的输入引脚应做上下拉处理,不能浮空. 由于TTL和CMOS电平在0或1时不一样,所以需要

边沿触发和电平触发的区别

边沿触发和电平触发的区别 当然不一样了电平触发是在高或低电平保持的时间内触发,而边沿触发是由高到低或由低到高这一瞬间触发追问:我总觉得都是在电平为某一值是而触发的.那边沿触发到底解决了电平触发哪点没有解决的问题呢?追答:边沿触发一般时间短,边沿触发一般时间都是us级的,响应要快的,而电平触发只须是高和低就可以了,没时间要求,比如10s 时间内总是低电平,那么它也是触发的,比如中断计时或计数,最好用边沿触发,用电平触发误差会很大,电平触发一般用于简单报警,开关一类(时间要求不高的)分类:电平触发,

TTL电平,CMOS电平,OC门,OD门基础知识

转载: http://blog.csdn.net/qq258711519/article/details/10957253 一.TTL  TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源.  1.输出高电平Uoh和输出低电平Uol  Uoh≥2.4V,Uol≤0.4V  2.输入高电平和输入低电平  Uih≥2.0V,Uil≤0.8V    二.CMOS  CMOS电路是电压控制器件,输入电阻极大,对于

逻辑电平和上拉电阻

1  逻辑电平   数字电路中,并没有数学意义上的 1 和 0,只有不同的电压值. 通常定义不同的电压值范围,来表示“逻辑 1” 和 “逻辑 0”, 如下所示: 2  上拉电阻 2.1  定义 实际电路中,尤其是在单片机和一些数字逻辑器件中,常用上拉电阻来连接开关或按钮,表示输入的逻辑状态(1 或 0). 如下图, 按钮打开 -> 输入为“高电平“ (“1”): 按钮关闭 -> 输入为“低电平“(“0”) 当按钮按下时,假如没有上拉电阻,则 GND 会直接和 VCC 连接,造成短路,这也从反面