ADI SHARC 学习之PLL

PLL Block Diagram

 

   

 

    Power Management Registers (PMCTL, PMCTL1)The following sections describe the registers associated with the processors power management

functions.  

    The PMCTL register, shown in Figure A-2 is a 32-bit memory-mapped reg-ister. This register contains bits to control phase lock loop (PLL) mul-

tiplier and divider (both input and output) values, PLL bypass mode, and clock control for enabling peripherals (see Table A-3 on pageA-8). This

register also contains status bits, which keep track of the status of the CLK_CFG pins (RO). The reset value of PMCTL is dependent on the CLK_CFG

pins (bits 5–0 and 17–16).

   The PMCTL1 register, shown in Figure A-3 and described in Table A-4, contains the bits for shutting down the clocks to various peripherals and

selecting one of the three FIR/IIR/FFT accelerators. Writes to this register have an effect latency of two PCLK cycles.

 

 

 

 

 

Bypass Mode
Bypass mode must be used if any runtime VCO clock change is required. Setting the PLLBP bit bypasses the entire PLL circuitry. In bypass mode,

the core runs at CLKIN speed. Once the PLL has settled into the new VCO frequency, (which may take 4096 CLKIN cycles) the PLLBP bit may be

cleared to release the core from bypass mode

note:Only VCO frequency changes require bypass mode, therefore this mode is not intended as a standard operating mode.

 

Clocking Golden Rules
The five rules below should be followed to ensure proper processor operation.
1. After power-up the CLK_CFG pins should not exceed the maximum core speed.
2. Software should guarantee minimum/maximum CCLK speed.
3. Software should guarantee maximum VCO clock speed.
4. Bypass requires 4096 CLKIN cycles.
5. Post-divider changes require 14 CCLK cycles.

时间: 2024-12-15 00:45:20

ADI SHARC 学习之PLL的相关文章

【转】ADI的良好接地指导原则

ADI的良好接地指导原则 接地无疑是系统设计中最为棘手的问题之一.尽管它的概念相对比较简单,实施起来却很复杂,遗憾的是,它没有一个简明扼要可以用详细步骤描述的方法来保证取得良好效果,但如果在某些细节上处理不当,可能会导致令人头痛的问题. 对于线性系统而言,"地"是信号的基准点.遗憾的是,在单极性电源系统中,它还成为电源电流的回路.接地策略应用不当,可能严重损害高精度线性系统的性能. 对于所有模拟设计而言,接地都是一个不容忽视的问题,而在基于PCB的电路中,适当实施接地也具有同等重要的意

sharc dsp 学习记录1---2014-07-30

从今天开始记录学习sharc dsp过程中的点点滴滴吧.   DPI:Digital Peripheral Interface DAI:Digital Audio Interface   SHARC SIMD Core SIMD 单指令多数据 ADSP-2148x包含两个用作单指令.多数据(SIMD)引擎的计算处理器元件,分别称为PEX和PEY,各元件均由ALU.乘法器.移位器和寄存器文件组成. PEX始终有效,PEY可通过将MODE1寄存器的PEYEN模式位设为1来使能.SIMD模式允许处理器

(转)FPGA小白学习之路(4)PLL中的locked信号解析

ALTPLL中的areset,locked的使用 转自:http://www.360doc.com/content/13/0509/20/9072830_284220258.shtml 今天对PLL中areset和locked详细查了下资料,发现网上这方面的资料很少,所以自己认真读了下Documentation---ug_altpll.pdf,现在我将我学到的内容总结如下: areset简而言之就是高电平有效,对pll进行复位. 下面我们主要来认识一下locked信号: Locked这个输出到底

Verilog学习(13)PLL与搜索代码

一:串行解串器的包格式与搜索代码 1:并行输入32bit数据,串行传输时,有特定的格式 上面的x表示8比特有效数据里的某一个比特.先发送和接收的是MSB(左侧数据).为了给接收端的PLL提供一个同步的时钟,我们将在这个串行数据流中寻找从2'b11到2'b00的递减计数值,当找到时,可输出一个found信号给PLL的时钟端用于同步. 2:在一段数据中,匹配64bit包格式 i:代表64bit中的一个bit,初始为63: j:一共有4各字节,j代表4各字节里的一个字节,初始为0,即初始为左侧数据(x

学习FPGA100个值得注意的要点(转载)

1.FPGA不是编程语言,而是一种可综合的硬件描述语言.2.Verilog 支持两种进程initial和always进程3.阻塞与非阻塞指的相对于进程本身而言的.4.使用进程模块的电路类型:                       组合电路-----对组合逻辑中使用的所有输入敏感                      例子:                      [email protected](a or b or sel)                      时序电路---

【转】朱兆祺带你一步一步学习嵌入式(连载)

原文网址:http://bbs.elecfans.com/jishu_357014_2_1.html#comment_top  从最初涉及嵌入式Linux开始到现在,深深的知道嵌入式的每一步学习都是举步维艰.从去年11月份开始,我就着手整理各种学习资料,希望推动嵌入式学习的前进贡献自己微不足道的一份力量.从去年到现在,将C语言的学习经验整理成<攻破C语言笔试与机试陷阱及难点>(现在仍在更新),这份资料已经在电子发烧友论坛的单片机论坛连载(http://bbs.elecfans.com/jish

一步步学习操作系统(2)——在STM32上实现一个可动态加载kernel的&quot;my-boot&quot;

如果要做嵌入式Linux,我们首先要在板子上烧写的往往不是kernel,而是u-boot,这时需要烧写工具帮忙.当u-boot烧写成功后,我们就可以用u-boot附带的网络功能来烧写kernel了.每当板子上电时,u-boot一般会被加载到内存的前半段,如果我们的kernel之前就已经被烧写到开发板了,那么u-boot会加载kernel到内存的后半段并跳转到kernel的起始地址处执行(或者直接跳转到kernel的起始地址处执行,如果kernel可以直接在flash上执行的话.) 如上图所示,绿

STM32学习笔记6(TIM通用模块生成PWM)

1.     TIMER输出PWM基本概念   脉冲宽度调制(PWM),是英文“Pulse Width Modulation”的缩写,简称脉宽调制,是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术.简单一点,就是对脉冲宽度的控制.一般用来控制步进电机的速度等等. STM32的定时器除了TIM6和TIM7之外,其他的定时器都可以用来产生PWM输出,其中高级定时器TIM1和TIM8可以同时产生7路的PWM输出,而通用定时器也能同时产生4路的PWM输出. 1.1   PWM输出模式 S

FPGA寒假学习目标

学习FPGA逻辑设计课程 熟练使用ISE Quartus Modelsim掌握四种FPGA经典设计思想:流水线 乒乓操作 串并转换 数据同步调试经常的模块:PLL  RAM ROM FIFO dds 任意奇偶分频 计数器 状态机 掌握测试文件编写方法常用接口协议逻辑开发:串口(rs232 rs485 uart) i2c spi can serdes fsmc LVDS常用外设控制器开发:SRAM FLASH SDRAM DDR2 DDR3 PCIe 以太网通信协议芯片 USB通信协议类芯片 HD