Lower Power with CPF(四)

CPF从Front-end到Back-end(RTL--GDSII)的整个流程:

1)Creating a CPF file:来在前端就建立lower power的规范。

2)检查CPF文件的正确性,用形式验证工具检查一些实现上有没有问题,比如missing isolation or level shifter。

3)做RTL verification with cpf:比如在PSO中,需要确认系统可以正确的关闭,再重新start。此时corresponding control signal并不会连接

到design中,这些动作主要靠simulator根据cpf来完成。state retention和isolation都是virtual。

4)Synthesis:插入lower-power cells in the netlist。但是Power switches不会,这个是在P&R中来做。

5)Structural Checks:包括两部分,一是Lower-Power verification,检查always-on cells, isolation, retention等都正确。另一是logical

equivalency,比较netlist与RTL和CPF的一致性。

6)Power-Aware Test:保证design的testablity, 可以包含到level shifter, state retention,等同时要减小test时的功耗。(不了解,不展开)

7)Implementation:布局布线工具读取netlist和CPF,可以自动提取出关于power的信息,power domain,power nets等。同时工具可以完成

Automatic power switch insertion, Power domain-aware placement and optimazation, Power-aware CTS,

Multimode, Multicorner analysis, Power and SI-aware timing analysis, dynamic power analysis。

具体的Lower Power实现参见书目:A Practical Guide to Lower-Power Design User Experience with CPF

时间: 2024-09-30 07:03:41

Lower Power with CPF(四)的相关文章

Lower Power with CPF(三)

常用的一些Lower Power的策略: 1)Clock tree optimization and clock gating:在正常情况下clock信号会一直toggle at the maximum rate and capacitive loads, 所以当在block level引入 clock gating 后,可以极大的减少动态功耗. 2)Operand Isolation:同样,在数据通道(datapath)引入使能信号,在disable的时候,将数据通道的输入force为一个co

Low Power之CPF/UPF

1 CPF The Common Power Format is a standard promoted by the Low Power Coalition at Si2. CPF is also a TCL-based language that operates on speci?cation objects and the design objects. A design object is a module, instance, net, pin or port as they app

Power Gating的设计(模块二)

针对lower power的验证,由cpf/upf来建模,包括: 1)power gating的功能模型(在power gate之后将output force为零) 2)isolation功能模型: 3)save和restore的功能模型: 4)power gating/retention/reset的sequence功能模型: Power Gating对DFT设计的要求: 1)test power switching network的行为正确: 2)test shutdown,isolatio

Multi-voltage和power gating的实现

power domain:一个逻辑的集合体,包含power supply的一些信息.建立在FE. voltage area:chip上的一块物理区域.可以看作power domain的物理实现. Level shift,isolate cell,retention register的插入,越早越好,这样他们对timing和physical design的 影响,能更早的可见,CTS和DFT应该是对power已知的. Power Intent描述设计中的power domain,level shi

PatentTips - Fast awake from low power mode

BACKGROUND Electronic devices, such as electronic book readers ("eBook reader devices"), cellular telephones, portable media players, desktop computers, laptops, tablet computers, netbooks, personal digital assistants, and the like, rely on elec

Power management in semiconductor memory system

A method for operating a memory module device. The method can include transferring a chip select, command, and address information from a host memory controller. The host memory controller can be coupled to a memory interface device, which can be cou

【转】SPI总线协议

SPI总线协议 By Xiaomin | April 17, 2016| 技术 概述 SPI(Serial Peripheral Interface)总线是主要应用于嵌入式系统内部通信的串行同步传输总线协议.通常为四线制的SPI总线支持全双工通信.SPI最初由Motorola在2000年提出,Motorola所定义的SPI标准为业界广泛引用,但不同半导体公司的实施细节可能有所不同,这些区别体现在寄存器设置.信号定义.数据格式等.业界没有统一的SPI标准,具体应用需要参考特定器件手册. SPI协议

HP Server BIOS实验报告

原文链接http://www.hpiss.com/3924.html 注意:红色字体为HP手册中查找到的资源,及个人感觉应该注意的一些信息,个人翻译的也为红字体,网络中自行查找到的资源,以及询问各位师傅们得.黑色的英文语句来自于G7系列的BIOS手册. 根据提示,一般3,5,7系列用F9 进入RBSU,1系列用F10进入BIOS.当我们选中每个选项的时候,会在屏幕的左边出现该选项的详细信息.如图中,可以得到服务器的机型,序列号,产品号,BIOS的版本,备用BISO的版本,"Bootblock是B

Unity3D Optimizing Graphics Performance for iOS

原地址:http://blog.sina.com.cn/s/blog_72b936d801013ptr.html icense Comparisons http://unity3d.com/unity/licenses#iphone Optimizing Graphics Performance http://unity3d.com/support/documentation/Manual/Optimizing Graphics Performance.html iOS A useful bac