PCB设计与信号完整性

之前设计板卡时,未曾系统的学习关于SI相关知识。将之前的资料整理如下:

与SI有关的因素:反射,串扰,辐射。反射是由于传输路径上的阻抗不匹配导致;串扰是由于线间距导致;辐射则与高速器件本身以及PCB设计有关。

(1)信号线的阻抗匹配

  传输线判断

利用之前判断高速信号的公式,所以对于高速和低速的区分,需要考虑信号频率和传输路径长度。

判断步骤: 1)获得信号的有效频率Fknee 和走线长度 L;

2)利用Fknee 计算出信号的有效波长λknee,,即λknee = C /Fknee ;

3)判断L与1/6 x λknee之间的关系,若L > 1/6 x λknee,则信号为高速信号,反之为 低速信号;

其中λknee  = C / Fknee;其中C是比光速略低的速度,Fknee = 0.5 / Tr(10% ~ 90%),还需注意的是,若是对于百兆频率的信号,若是没有现成的板子,可以对有效频率Fknee进行估算, Fknee 约为 7倍的Fclock(信号的周期)。

若L > 1/6 x λknee,则视为传输线,传输线必须考虑在传输过程中可能由于阻抗不匹配导致信号的反射问题。

反射公式

信号的反射ρ = (Z2 -Z1)/(Z2 +Z1);

其中Z2 为反射点之后的线路阻抗;Z1为反射之前的线路阻抗;

ρ 的可能存在值±1,0,当为0时全部吸收,当为±1时则发生反射。信号的反射由始端、传输路径、终端阻抗的不匹配导致。

降低反射方法

为了尽可能降低信号的反射,那么需要Z2 和Z1尽可能相近。有几种方法进行阻抗匹配:发送端串联匹配,接收端并联匹配,接收端分压匹配,接收端阻容并联匹配,接收端二极管并联匹配。

3) 接收端的分压匹配

4)接收端的阻容匹配

优点:功耗小;

缺点:由于电容C存在,对信号边沿变化放缓;会产生接收端高低电平不对称问题;

(2)信号回流

对于信号回流,对于多层板,在信号回流时,需要注意以下情况:

1)信号换层时最好不要改变参考层,信号1参考层是电源层1/底层1,换层之后,参考层仍是电源层1/底层1;

2)信号换层时,最好不要更改参考属性。信号1参考 层电源层1/底层1,换层之后,参考层仍是电源层2/底层2,对于回流可在附近的GND或电源层打过孔实现回流,过孔孔径应尽量小,减小其自身的感抗和容抗效应对信号完整性的影响。

3)多个信号换层时,需要在信号附近打对地过孔或对电源过孔。

4)若换层之后,参考属性不同,要求两参考层相距较近,减小层间阻抗和返回路径上的压降。

(3)信号串扰

利用3W原则;

时间: 2024-10-04 15:51:42

PCB设计与信号完整性的相关文章

于博士信号完整性年中研讨会北京站预约报名

<信号完整性--系统化设计方法及案例分析>高级研修班 主办单位:北京中鼎畅讯科技有限公司 举办时间:2017年7月14-15日(2天) 举办地点:北京 课程简介 信号完整性是内嵌于PCB设计中的一项必备内容,无论高速板还是低速板或多或少都会涉及信号完整性问题.仿真或者guideline的确可以解决部分问题,但无法覆盖全部风险点,对高危风险点失去控制经常导致设计失败,保证设计成功需要系统化的设计方法.许多工程师对信号完整性知识有所了解,但干活时却无处着手.把信号完整性设计落到实处,也需要清晰的思

PCB设计用什么软件好?

俗话说:"工欲善其事,必先利其器",对于PCB工程师来说,一款合适好用的PCB设计软件,很大程度上能帮助他们更高效地完成PCB设计,PCB设计软件的选择,将直接影响学习工作的进度.哪个软件适合刚入门的小白?什么软件能让PCB设计高手如虎添翼?市场上PCB设计软件种类比较多,有付费的也有免费的,目前普及率比较高的软件有以下这三种:Altium Designer(简称AD).PADS.Cadence allegro,它们各自有哪些优缺点呢?下面一起来了解一下.Altium Designer

电子技术经典资料汇总:PCB设计篇

电子技术经典资料汇总:PCB设计篇,下面的链接是一个一个的文件下载的,也是压缩包的内容,只不过我把他们给汇总成了一个压缩包,方便大家下载,还有更多电子技术必备基础资料,通信无线类的,C语言篇的,关于电子技术类的资料比较多资料汇总:https://bbs.usoftchina.com/thread-209231-1-1.html 经验技巧:这份PCB经验太全了!(188页 ):https://bbs.usoftchina.com/thread-209156-1-1.htmlA厂内部工程师整理:PC

信号完整性之差分对设计3(仿真差分对)

对差分对仿真,首先要提取差分对的拓扑,然后对其进行仿真并对仿真结果进行分析. (1)启动Allegro PCB SI GXL,打开D:\diffPair\PCI4.brd. (2)执行Analyze->Preferences,弹出Analysis Preferences对话框. (3)在InterconnectModels标签页设置Percent Manhattan为100,Default Impedance为100ohm,Default Diff-Velocity为1.4142e+008 M/

信号完整性之差分对设计5(差分对布线)

在差分对约束的情况下对差分对进行布线,实例下载地址:http://download.csdn.net/detail/wu20093346/7747837 (1)使用Allegro PCB SI GXL打开PCI5.brd.执行Display-Ratsnest,弹出Display-Ratsnest对话框. (2)在Select By栏选择Net,在Net Filter输入LOOP*. (3)单击LOOPIN_P和LOOPIN_N,显示飞线,单击OK,关闭对话框. (4)执行Route-Connec

信号完整性之差分对设计6(后布线分析)

对已经完成布线的差分对进行后布线分析. (1)执行菜单命令Analyze-Preferences,选择Interconnect Models,设置互连参数如图: (2)单击OK,关闭对话框. (3)打开Allegro Constraint Manager,执行Tools-Options,弹出Options窗口,按图进行设置: (4)在Allegro Constraint Manager执行Objects-Filter,弹出Filter窗口,设置如图: (5)单击OK,关闭Filter窗口. (6

信号完整性之差分对设计4(差分对约束)

建立差分对约束: (1)设置差分对约束,从SigXplorer PCB SI GXL打开diff_sim.top拓扑. (2)执行Setup-Constraints,弹出Set Topology Constraints对话框 (3)选择Diff Pair标签页,设置如图: (4)单击OK,关闭对话框,File->Save,保存拓扑,File->Exit. (5)应用差分对拓扑,打开Allegro Constraint Manager窗口,执行File-Import-Electrical CSe

信号完整性之差分对设计1(建立差分对)

对差分对进行仿真,首先需要建立差分对并对其进行设置,然后提取差分对的拓扑并对其进行仿真和分析,根据分析结果建立差分对约束并对其进行差分对布线,最后对差分对进行后布线分析检验是否满足设计要求.实例下载地址:http://download.csdn.net/detail/wu20093346/7747837 手工建立差分对 (1)启动Allegro PCB SI GXL,打开D:\diffPair\PCI1.brd. (2)执行Logic->Assign Differential Pair,弹出As

信号完整性之差分对设计2(仿真前准备)

在Layout cross-section中设置正在使用的差分对的差分阻抗为100欧,打开D:\diffPair\PCI2.brd. (1)执行Setup->Cross-Section,弹出Layout Cross Section,在右下角选中Show Single Impedance,如图,Top层的阻抗为65.762欧: (2)单击Top前的"2",单击右键,选择Add Layer Above,添加了一个新的DIELECTRIC层,这时Top层的阻抗变为59.049欧. (3