Allegro Desgin Compare的用法与网表比较

转：Allegro Desgin Compare的用法与网表比较

Allegro中自带有Design Compare工具，利用它可以比较明了的看到线路的差异。当然也可以通过SKILL进行比较，不过我们的目的是要善用Allegro，其它的方法暂且不提。
一，打开需要进行的比较的BRD文件，执行Tools > Design Compare , 因为是基于JAVA，所以要等一下，如下图：

二，此时在BRD目录下会生成同名的XML文件。然后点击File > Import  选择需要比较的netlist文件（本例中使用netlist格式为allegro.dll Or telesis.dll）。: j/ E. r: |- e8 F/ G
左边窗口为当前BRD文件NETLIST目录树，右边为导入的NETLIST目录树。直接点击各个结点，左右窗口会自动同步。黄色代替NET中PIN有差异，绿色为OK，红色表示NET名差异。


三，如果需要查看特定的OBJECT，可使用FIND与Filter功能，

四，生成REPORT，直接执行TOOLS > Comparison Report ，选择保存目录即可。

原文地址：https://www.cnblogs.com/jacklong-yin/p/10399412.html

时间： 2024-10-30 02:45:19

Allegro Desgin Compare的用法与网表比较的相关文章

Beyond Compare基本用法

在日常工作中很多的朋友都会遇到对一些复杂的文件进行比对的事情,如果这个时候有款软件帮助我们自动比较,那我们就轻松多了.Beyond Compare中文版就是这么一款软件.作为一款专业的文本比较工具,Beyond Compare操作简单,功能强大.一些初学者在使用过程中难免会有一些疑惑,针对这种情况,我们来给大家分享一下Beyond Compare基本用法? (了解更多的话,关注Beyond Compare教程:http://www.beyondcompare.cc/support.html 步骤

Cadence网表算法

推丸菌在公司听取小弟汇报时,那厮说网表有问题,OrCAD原理图导出,Allegro PCB导入,结果有个节点连不上,但是在原理图上是同样的网络名.有妖气啊!看了他的原理图,我觉得很生气~太不规范了,难怪会出现错误.但是为了多种兼容,也不得不做各种妥协~想到这里我也不生气了.原版原理图就不贴出来了,推丸菌在这里模拟一下.哦,对了,以下所有案例均基于Cadence 17.2版本. 那么猫腻出来了,第一页的VCC_3V3全部被命名成了off-page形式的NIHAO,于是第一页的VCC_3V3就不能跟

PCB设计│网表导入的雷区，你还在踩？

PCB设计软件allegro蓝牙音箱案例实操讲解,以蓝牙音箱为案例将PCB设计基础知识融进实际案例中,通过操作过程讲解PCB设计软件功能及实用经验技巧,本文着重讲解网表导入的常见错误,减少操作失误.本期学习重点: 网表的基本语法结构 网表导入的常见错误 本期学习难点: 网表导入的常见错误一.网表的基本语法结构打开生成的原理图网表文件(文本文件) Packages元器件信息 Nets网络连接信息 二.网表导入的常见错误(封装) 打开netin.log文件 查找关键字error 三.网表导入的常见错

STL容器用法速查表：list,vector,stack,queue,deque,priority_queue,set,map

STL容器用法速查表:list,vector,stack,queue,deque,priority_queue,set,map   list vector deque stack queue priority_queue set [unordered_set] map [unordered_map] multimap [unordered_multimap]     contiguous storage double-ended queue LIFO FIFO 1st is greatest  

如何用ModelSim对Xilinx ISE产生的网表进行仿真

图: 在对设计的芯片进行测试时,经常要用到FPGA,可是里面的仿真工具却不如Modelsim那么好用,且在规模比较大时,ISE在仿真时,软件经常会报告内存限制的问题,此时一般会切换到Modelsim软件中去做仿真,这样便不会出现内存限制的问题,且仿真器也更加好用. 下面以综合后仿真为例,讲一下如何用ModelSim对Xilinx ISE综合后产生的网表进行仿真. 在用Xilinx ISE综合后,如果想用Modelsim对它综合后产生的网表进行综合后仿真,总共需要3个*.v文件.一个是testbe

Vivado将模块封装为IP的方法（网表文件）【转】

. https://blog.csdn.net/u011435907/article/details/78233375 在给别人用自己的工程时可以封装IP,Vivado用封装IP的工具,可以得到像xilinx的ip一样的可以配置参数的IP核,但是用其他工程调用后发现还是能看到源文件,如何将工程源文件加密,暂时没有找到方法,如果知道还请赐教.而直接用.edif网表文件作为ip的方法如下: 1.建立工程设置顶层模块 将需要封装的模块设置为顶层模块.(shift_bus模块) 2.综合待封装模块 vi

三、原理图生成网表并导入PCB

1.生成网表 2.成功标志 3.新建PCB文件 4.导入网表至PCB 5.导入网表成功标志 原文地址:https://www.cnblogs.com/ydvely521/p/11628974.html

反射的真正用法-有感于网易云课堂传智播客方立勋老师反射视频的小失误

由于没有经过专业的java学习,所以我喜欢看各个比较著名的java讲师的视频.最近就是在看方立勋老师的视频,但是在看反射的时候(课时12~16),发现有点问题. 方老师在讲反射的时候说:如果具体要调用的类及类的方法是由使用者传入,而编程者不知道会传入什么,那么这时候就要使用反射.通过反射加载类,然后执行方法.例如jdbc里面数据库驱动类就是用到了反射. 但是方老师的视频里,他所讲的例子却实实在在的使用了new 构造方法,下面是他写的例子: Class clazz=Class.forName("c

mysql alter 用法，修改表，字段等信息

一: 修改表信息 1.修改表名 alter table test_a rename to sys_app; 2.修改表注释 alter table sys_application comment '系统信息表'; 二:修改字段信息 1.修改字段类型和注释 alter table sys_application modify column app_name varchar(20) COMMENT '应用的名称'; 2.修改字段类型 alter table sys_application modif