| 数值1 | 数值-1 | 1-1 | |
| 原码 | 0000 0001 | 1000 0001 | 1000 0010(-2) |
| 反码 | 0000 0001 | 1111 1110 | 1111 1111(-0) |
| 补码 | 0000 0001 | 1111 1111 | 0000 0000(0) |
| 移码 | 0000 0001 | 0111 1111 | 1000 0000 |
反码(针对于负数)：原码符号位不变，其余各位取反;
补码(针对于负数)：反码基础上加1;
移码(针对于负数)：补码基础上，符号位取反，其余各位不变。
在1-1的运算过程中，原码得到的结果是(-2)反码得到的结果是(1111 1111)得到结果的原码为(1000 0000)为-0而补码得到的结果是0，移码得到的结果是(1000 0000)得到结果的原码为0.所以补码和移码得到了真确答案。
浮点数表示：
N=M*R^e 其中M称为尾数，e是指数，R为基数
计算方法:对阶--------->尾数计算---------->结果格式化
例：1.0*10^3+1.19*10^2
= 1.0*10^3+(1.19/(10*(3-2)))*10^3=(1.0+0.119)*10^3=1.119*10^3
主机：主存储器+CPU(运算器+控制器)
运算器：算术逻辑单元(ALU)，累加寄存器(AC)，数据缓冲寄存器(DR，运算时存放数据)，状态条件寄存器(PSW运算过程中的标志位)
控制器：程序计数器(PC)，指令寄存器(IR)，指令译码器，时序部件
计算机体系结构分类--Flynn
单指令流单数据流(SISD):控制部分：1，处理器：1，主存模块：1， 代表：单处理器系统(单片机)
单指令流多数据流(SIMD):1,n,n 特点：各处理器以异步的形式执行同一条指令 并行处理机，阵列处理机，超级向量处理机
多指令流单数据流(MISD):n,1,n 特点： 不实际
多指令流多数据流(MIMD):n,n,n 特点：能够实现作业、任务、指令等各级全面并行 多处理机系统，多计算机
CISC(根据不同用户做不同指令，多年以前)与RISC
| 指令系统类型 | 指令 | 寻址方式 | 实现方式 | 其他 |
| CISC(复杂) | 数量多，使用频率差别大，可变长格式 | 支持多种 | 微程序控制技术(微码) | 研制周期长 |
| RISC(精简) | 数量少，使用频率接近，定长格式，大部分为单调期指令，操作寄存器，只有Load(读取)/Store(存入)操作内存 | 支持方式少 | 增加了通用寄存器;硬布线(快)逻辑控制为主;适合采用流水线 | 优化编译，有效支持高级语言 |
流水线(必考，计算)
流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。各种部件同时处理是针对不同指令而言的，它们可同时为多条指令的不同部分进行工作，以提高各部分的利用率和指令的平均执行速度。
指令的操作过程：取值-->分析-->执行
流水线计算
流水线周期为执行时间最长的一段。(执行一项任务，最耗时的那一部分的时间)
流水线计算公式：(由于对第一条指令的执行时间有争议，所以会有两个公式)(考试时，优先选用理论公式)
1条指令执行时间+(指令条数-1)*流水线周期
理论公式：(t1+t2+...+tk)+(n-1)*Δt
实践公式：(k+n-1)*Δt
例：若指令流水线把一条指令分为取值、分析的执行三部分，且三部分的时间分别是取值2ns,分析2ns,执行1ns。那么，流水线周期是多少？100条指令全部执行完毕需要的时间是多少？
周期：2ns;
时间：(2+2+1)+(100-1)*2=203ns
流水线吞吐率(TP)计算：
在单位时间内流水线所完成的任务数量或输出的结果数量。
TP=指令条数/流水线执行时间=100/(203ns)
流水线最大吞吐率：
TP(max)=1/Δt=1/(2ns)
流水线的加速比:
S=不使用流水线执行时间/使用流水线执行时间=500/203
流水线的效率：
是指流水线的设备利用率。
E=n个任务占用的时空区/k个流水段的总的时空区=T0/(k*Tk)
层次化存储结构：
按速度：
CPU(寄存器)>Cache(高速缓存区){K,M}>内存(主存){G}>外存(辅存[硬盘、光盘、u盘])
由于时间局部性[将循环体这种指令存放在Cache直接和CPU传递]Cache极大地提升了速度
如果以h代表对Cache的访问命中率，t1表示Cache的周期时间，t2表示主存储器周期时间，以读操作为例，使用“Cache+主存储器”的系统的平均周期为t3,则：
t3=h*t1+(1-h)*t2
(1-h)又称为失效率(未命中率)
局部性原理
时间局部性
空间局部性
工作集理论：工作集是进程运行时被频繁访问的页面集合
主存
随机存取存储器(RAM)：DRAM(动态),SRAM(静态)
只读存储器(ROM):MROM(掩模式)，PROM(一次可编程)，EPROM(可擦除的PROM),闪存存储器(闪存)
内存地址从AC000H到C7FFFH，共有112K个地址单元，如果该内存地址按字(16bit)编址，由28片存储器芯片构成。已知构成此内存的芯片每片有16K个存储单元，则该芯片每个存储单元存储4位。
(C7FFFH-AC000H+1)/2^10=112K
112K*16=28*16*X X=4
磁盘结构与参数
存取时间=寻道时间+等待时间(平均定位时间+转动延迟)
寻道时间是指磁头移动到磁道所用的时间;等待时间为等待读写的扇区转到磁头下方所用的时间
总线
根据总线所处的位置不同，总线通常被分成三种类型
内部总线
系统总线(数据总线、地址总线、控制总线)
外部总线
系统可靠性分析
串联系统：R=R1*R2*...*Rn 式中Rn为各个子系统
并联系统：R=1-(1-R1)*(1-R2)*...*(1-Rn)
N模冗余系统(几乎不考)与混合系统(串并联混合常考)
差错控制-CRC与海明校验码
码距：一个编码系统的码距是整个编码系统中任意(所有)两个码字的最小距离。(就是改变多少位可以把一个码字改成另外一个码字)
CRC(循环校验码)(可以检错，不能纠错)
模2除法是指在做除法运算的过程中不计其进位的除法。(异或操作)
例：原始报文为“11001010101”，其生产多项式为“x^4+x^3+x+1”。对其进行CRC编码后的结果是？
首先由多项式得到除数：11011(x^4,x^3,x,1前面系数为1x^2系数为0)
在将原始报文末尾加4(除数的位数-1)位后的数与除数进行模2除法得到余数
原始报文+余数(取除数-1位)就是编码后的结果。
如果接收到的数据再和除数进行模2除法，得到的余数为0则表示传输过程正常。
海明校验码(难点，常考)(检错,纠错)
1，2，4，8...2^n都是校验位
2^r>=4+r+1 r是校验位的个数，4是信息为的个数
计算机系统部件的千小时可靠度计算：由子系统构成串联系统时，其中任何一个子系统失效就足以使系统失效，其可靠度 等于各子系统可靠度的乘积；构成并联系统时，只要有一个子系统正常工作，系统就能 正常工作。设每个子系统的可靠性分别以 R R RN , , , 1 2 L 表示，则整个系统的可靠度由下 式来求得：
例：
