modelsim 仿真xilinx fir ip

到现在不管fir ip 用的对不对,但是在使用modelsim是可以仿真fir ip的。

具体步骤:

1、仿真库,添加到modelsim目录配置文件:

2、将这个文件中的:

;List of dynamically loaded objects for Verilog PLI applications
;Veriuser = D:/modeltech64_10.2c/convert_hex2ver.dll

改成如下:

List of dynamically loaded objects for Verilog PLI applications
Veriuser = D:/modeltech64_10.2c/convert_hex2ver.dll

这样的目标是完成 mif 到 hex文件的转换。   前提是convert_hex2ver.dll 文件, 存放在D:/modeltech64_10.2c/ 目录下。

3、将调用 ip 时产生的 mif 文件,拷贝到 modelsim 的工作目录下。

4、单独编译 .vhd 文件,因为用下面的代码无法编译 .vhd 文件。也不知道是什么问题?????????错误提示如下:

5、再加上如下的代码:

destroy .wave
quit -sim
vlib work
vmap work work
#编译上上层目录中的SRC目录下的所有.V文件
vlog -cover bces -incr {../../SRC/*.v}
#编译上层目录中的所有.v文件
vlog -nocoverage -incr {../*.v}

#vlog -nocoverage -incr {../../ISE/pulse_shape/ipcore_dir_test/*.vhd}
#-L unifast_ver -L unifast
vsim +ALL_TESTCASE -coverage -novopt -L unisims_ver -L unisim -L unimacro_ver -L unimacro -L simprims_ver -L secureip work.testcase
#vsim +UT_TESTCASE_001 -coverage work.testcase
#vsim +UT_TESTCASE_002 -coverage work.testcase
#vsim +UT_TESTCASE_003 -coverage work.testcase
do wave.do
# 此处在保持wave.do后有效
#simulates all signals including hidden signals
log -r *
run 1ms
coverage report -recursive -select bces -file Coverage.txt
coverage report -totals -file CoverageResult.txt
coverage report -lines -byinstance -select bces -file CoverageDetail.txt

完成:

时间: 2024-10-13 01:46:31

modelsim 仿真xilinx fir ip的相关文章

关于xilinx ise10.1与modelsim仿真库编译

关于xilinx ise10.1与modelsim仿真库编译(2011-08-21 01:00:39)转载▼标签:杂谈 分类: FPGA 首先介绍一下Xilinx几个主要的仿真库(路径:D:\Xilinx\11.1\ISE\verilog\src\) 1. Unsim文件夹:Library of Unified component simulation models.仅用来做功能仿真,包括了Xilinx公司全部的标准元件.每个元件使用一个独立的文件,这样是为了方便一些特殊的编译向导指令,如`us

如何用ModelSim对Xilinx ISE产生的网表进行仿真

图: 在对设计的芯片进行测试时,经常要用到FPGA,可是里面的仿真工具却不如Modelsim那么好用,且在规模比较大时,ISE在仿真时,软件经常会报告内存限制的问题,此时一般会切换到Modelsim软件中去做仿真,这样便不会出现内存限制的问题,且仿真器也更加好用. 下面以综合后仿真为例,讲一下如何用ModelSim对Xilinx ISE综合后产生的网表进行仿真. 在用Xilinx ISE综合后,如果想用Modelsim对它综合后产生的网表进行综合后仿真,总共需要3个*.v文件.一个是testbe

ModelSim仿真入门 精讲

ModelSim仿真入门之一:软件介绍 编写这个教程之前,为了让不同水平阶段的人都能阅读,我尽量做到了零基础入门这个目标,所有的操作步骤都经过缜密的思考,做到了详细再详细的程度. 如果您是FPGA开发方面的初学者,那么这个教程一定能够帮助你在仿真技术上越过新人的台阶:如果您是FPGA开发的老手,这篇文档也并非对您没有帮助,您可以把教程发给其他刚入门的同事,免去您亲自上阵指导的麻烦,把主要的精力放在更有价值的地方. 一.FPGA设计仿真验证简介 严格来讲,FPGA设计验证包括功能仿真.时序仿真和电

FIR IP核使用

1. 系数由matlab中的fdatool产生,放入coe文件中, radix=10;coefdata=-0.062121140095564 ,  -----0.049142699407068; 2.可以选择滤波器的类型,此处选择插值滤波器,插值倍数设为8. 3.时钟: input sampling frequency   输入该滤波器数据的采样速率. clock   frequency    fir IP核的工作时钟, 他们之间的关系为   clock   frequency  >   inp

modelsim仿真rom.mif文件配置需要绝对路径

昨晚用modelsim仿真ROM,居然输出的数据全部都是000.这个在以前是没有过的.难道modelsim坏了?我试了一个以前的rom测试文件,居然显示正常.这就怪了.难道2个月没碰就这么生疏了? 然后开始找原因.最后看到一个帖子说,如果rom无输出,可能是IP核配置文件的,初始化文件需要使用绝对路径.然后我就把配置文件的初始化mif改成了绝对路径.居然就好了. 但是我查看了下以前的测试.也没有是绝对路径啊.唉~~~只能说modelsim还有待加强啊! modelsim仿真rom.mif文件配置

modelsim编译Xilinx器件库的另一种方法(节省时间)

以前在用modelsim对Xilinx进行器件库编译时,我用的比较多的是直接在ISE中编译器件库,感觉很方便简单,就是编译时间有点长.自从前段时间,在自己电脑装MathType,360杀毒软件将它视为木马.我以为是360误报,直接将360安全卫士关闭了.后来,电脑上的软件一个接一个的出现问题,说是软件的某个文件被感染了.最后只能被迫重新装系统,装完后立刻装上ISE14.7,想着modelsim编译Xilinx器件库时间太久了,就不装了,先用ISE14.7自带的仿真工具ISIM.用了几天的ISIM

ModelSim 仿真流程简要

1.    ModelSim简介 ModelSim分几种不同的版本:SE.PE和OEM,其中集成在 Actel(爱特公司).Altera (阿尔特拉).Xilinx(赛灵思)以及Lattice(莱迪思)等FPGA厂商设计工具中的均是其OEM版本,SE版本为最高级版本.ModelSim仿真分为功能仿真,门级仿真,时序仿真 ◆  功能仿真(前仿真,代码仿真) 主旨在于验证电路的功能是否符合设计要求,其特点是不考虑电路门延迟与线延迟,主要是验证电路与理想情况是否一致.可综合FPGA代码是用RTL级代码

modelsim仿真脚本化环境

刚开始学习modelsim仿真的时候,基本上都是按照图形界面的流程,建立工程-->添加设计代码-->编译-->打开仿真波形界面.但是,每次重复这些操作会感到很繁琐,而且,对于大的工程,动辄几十上百个设计文件,一个一个添加,费时费力又容易遗漏,所以想提高效率,脚本化环境是最佳的选择. 以下是自己在参考了网上一些资料和教程之后,整理的modelsim仿真脚本,供大家参考,也希望能有高人多多指教. 脚本的功能: 自动搜索源代码并生产filelist文件 自动编译并根据需要是否打开图形界面,并自

Quartus和Modelsim仿真ROM模块

新建一个工程 选择工程保存路径,为工程取一个名字 Page 2 of 5 直接点击next ? ? Page 4 of 5 直接点击next ? 下面为工程添加文件 ? 需要注意模块名和模块所在文件的文件名要一致,下面的代码保存在Wave.v这个文件中 module Wave( input i_clk, input i_rst_n, output reg[7:0] led ); ? parameter Delay500MS = 10; ? reg clk_led; reg[24:0] cnt;