了解PCI Express的Posted传输与Non-Posted传输

0.写在前面

本文首发于公众号【两猿社】,后续将在公众号内持续更新~

其实算下来接触PCIe很久了,但是由于之前换工作,一直没有系统的学习和练手项目,现在新项目买了Synopsys的PCIe IP,总算是有机会和时间来整理学习了~~~

目前PCI Express总线取代PCI总线成为PC局部总线的主流,且PCIe在很大程度上继承了PCI的设计思想,可以说PCI是PCIe的基础,本文所重点讲解的Posted和Non-Posted传输也是基于PCI总线讲解,但在PCIe总线中绝大部分是相同的,PCI中的HOST主桥可以看做RC,PCI桥可以看做Switch,PCI设备即EP。

1.简介

PCI规定了两种数据传输方式,分别是Posted传输Non-posted传输,也叫做Posted事务和Non-Posted事务。在PCIe数据传输中同样也使用这两种方式,但在PCI总线中,Non-Posted传输可以使用Delayed方式完成,而在PCIe总线中所有的 Non-Posted传输都使用Split方式完成,不再使用Delayed方式。

1.Posted传输

Posted总线事务是指PCI主设备向目标设备进行数据传输时,数据到达PCI桥后,由PCI桥接管来自上游总线的总线事务,并将其转发到下游总线,此时上游总线可释放。

使用这种数据传输方式,数据请求在通过PCI总线后,就可以逐级释放总线资源。

下面以DMA写操作为例,说明PCI的Posted传输(DMA操作即PCI设备主动对系统存储器进行操作)。

PCI设备11向主存储器写数据:

  1. 首先PC设备11将主存储器写请求发向PCI总线x1,注意这个写请求使用的地址是PCI总线域的地址。
  1. PCI总线x1上的所有设备监听这个请求,因为PCI设备11是向处理器的存储器写数据,所以PCI总线x1上的 PCI Agent都不会接收这个数据请求。
  1. PCI桥x1发现当前总线事务使用的PCI总线地址不是其下游设备使用的PCI总线地址,则接收这个请求,并结束来自PCI设备11的 Posted存储器写请求,将这个数据请求推到上游PCI总线上,即PCI总线x0。
  1. PCI总线x0上的所有设备包括HOST主桥将监听这个请求,PCI总线x0上的PCI设备也不会接收这个请求,此时这个数据请求由HOST主桥x接收,并结束PCI桥x1的Posted存储器写请求。
  1. HOST主桥x发现这个数据请求发向存储器,则将来自PCI总线x0的PCI总线地址转换为存储器域地址,通过存储器控制器将数据写入存储器,完成PCI设备11的DMA写操作(没有完成报文)。

2.Non-Posted传输

Non-Posted总线事务是指PCI主设备向目标设备进行数据传输时,数据必须到达最终目的地后才能结束当前事务总线的传输方式。

PCI总线在没有结束当前总线事务时必须等待传输完成,不会释放总线资源。这种等待将严重阻塞当前的PCI总线的其他数据传送。因此在PCI总线中使用Delayed方式完成Non-Posted,在PCIe总线中使用Split方式完成 Non-Posted总线事务。

PCI设备进行DMA读与DMA写过程类似,不过存储器读总线事务是使用Non-Posted总线事务。

PCI设备11向主存储器读数据:

  1. 首先PCI设备11将存储器读请求发向PCI总线x1。
  1. PCI总线x1上的所有设备监听这个请求,因为PCI设备11是从存储器中读取数据,所以PCI总线x1上的设备不会接收这个请求。PCI桥x1发现下游PCI总线没有设备接收,则接收这个数据请求,并将它推到上游PCI总线上,即PCI总线x0上。
  1. PCI总线x0上的设备监听这个请求,也不会接受这个数据请求,最后这个数据请求被HOST主桥x接收。
  1. HOST主桥发现这个数据请求是发向主存储器的,则将PCI总线x0的PCI总线地址转为存储器地址,之后通过控制器将数据读出,带着读完成信息转发到HOST主桥x。
  1. HOST主桥x将这个带数据的读完成事务经由PCI桥x1传递到PCI设备11,设备11接收到这个数据后结束DMA读(有完成报文)。

在上述Non-Posted总线事务中,只有读完成依次通过PCI总线x1和x0后,存储器读总线事务才不继续占用PCI总线x1和x0的资源。可以发现这种传输并不合理,PCI总线为了解决这个总线拥塞问题,使用Delayed传输方式。

3.Split传输方式

在PCIe总线中,有以下几种传输:存储器读写、I/O读写和配置读写请求TLP,这些TLP由以下几类报文组成。

  • 存储器读请求TLP和读完成TLP
  • 存储器写请求TLP
  • 原子操作请求和完成报文
  • I/O读写请求TLP和读写完成TLP
  • 配置读写请求TLP和配置读写完成TLP
  • 消息报文(Messages)

以上几种类型中,除存储器写请求使用Posted总线事务外,其余的传输类型都使用Non-Posted总线事务,上面提到Non-Posted总线事务在PCI和PCIe中会转换为Delayed事务和Split事务进行。

PCI总线的Delayed传输使用Retry的方式进行,这里不再讲解,重点对PCIe总线中的Split总线事务进行讲解。

Split总线事务替代了PCI总线的Delayed数据传输方式,提高了Non-Posted总线事务的传输效率。Split总线事务是在PCI-X中提出,而PCIe也继承了这种传输方式。

下面以PCI-X中的Split传输为例。

PCI-X在进行存储器读总线事务时,总线事务的发起方(Requester)使用Split总线事务与总线事务的接收端(Completer)进行数据交换,步骤如下:

  1. Requester向 Completer发起存储器读请求总线事务;
  1. 这个请求事务在到达 Completer之前,可能会经过多级PCI桥。这些PCI桥使用 Split response周期结束当前总线事务,释放上游PC总线,之后继续转发这个存储器读请求,直到 Completer认领这个存储器读请求事务。
  1. completer认领存储器读请求总线事务后,会记录 Requester的D号,并使用 Split Response 周期结束存储器读请求总线事务。
  1. Completer准备好数据后,将重新申请总线,并使用存储器读完成总线事务主动将数据传送给 Requester。在这个报文中包含 Requester的号(完成报文使用的是ID路由)。
  1. 这些完成报文根据ID路由方式,最终到达 Requester。 Requester从完成报文中接收数据并完成整个存储器读请求。

Split传输可以看成是将请求和完成分开,分别使用Posted方式进行的传输。

Posted与Non-Posted总线事务是PCIe的基础,PCI Express相关知识总结会持续更新哦,有需要的关注公众号的后续文章,咱们一起学习~~

关注公众号【两猿社】,回复【PCIE】获取PCI-SIG原版PCI Express标准2.0~4.0

原文地址:https://www.cnblogs.com/qinguoyi/p/12641095.html

时间: 2024-10-04 06:33:01

了解PCI Express的Posted传输与Non-Posted传输的相关文章

PCI Express(二) - Topology

原文出处:http://www.fpga4fun.com/PCI-Express2.html Point-to-point architecture At 2.5Gbps, the PCI Express Gen1 line speed is a whopping 75 times faster than the 33MHz legacy PCI speed.How is that possible? only because PCI express is a point-to-point bu

PCI Express

1.1课题研究背景 在目前高速发展的计算机平台上,应用软件的开发越来越依赖于硬件平台,尤其是随着大数据.云计算的提出,人们对计算机在各个领域的性能有更高的需求.日常生活中的视频和图像信息包含大量的数据,对此计算机对这些海量信息的实时处理.高效传输和大容量存储都是今后计算机发展的趋势和目标. 总线是由多个部件和设备所共享的,是计算机通信接口的重要技术.为了简化硬件电路设计.简化系统结构,通常用一组线路配置适当的接口电路,与各部件和外围设备连接,这组共用的连接线路称为总线.采用总线结构便于部件和设备

PCI千兆网卡和PCI Express千兆网卡

千兆网卡按总线接口标准分为PCI千兆网卡和PCI Express千兆网卡. PCI网卡,即PCI插槽的网卡.是工作在数据链路层的网路组件,是局域网中连接计算机和传输介质的接口,不仅能实现与局域网传输介质之间的物理连接和电信号匹配,还涉及帧的发送与接收.帧的封装与拆封.介质访问控制.数据的编码与解码以及数据缓存的功能等.这种总线类型的网卡在当前的台式机上相当普遍,因为它的I/O速度远比ISA总线型的网卡快(ISA最高仅为33MB/s,而目前的PCI 2.2标准32位的PCI接口数据传输速度最高可达

2.5 PCI Express Capability

The PCI Express Capability definitions below are based on the PCI Express 2.1 Base specification. Implementations may choose to base the device on a specification beyond the PCI Express 2.1 Base specification. In all cases, the PCI Express Base speci

Ubuntu 16.04 RTL8111/8168/8411 PCI Express Gigabit Ethernet Controller” 不能上网

来源:http://forum.ubuntu.org.cn/viewtopic.php?f=116&t=463646 1.执行如下命令 uname -a sudo lspci -knn sudo lshw -C network ifconfig ping 192.168.1.1 -c 4 tail /var/log/syslog -n 20 2.查看状态: [email protected]:~$ uname -aLinux gofox-To-be-filled-by-O-E-M 3.13.0-

PCI Express(五) - Xilinx wizard

原文地址:http://www.fpga4fun.com/PCI-Express5.html Xilinx makes using PCI express easy - they provide a free PCI Express core (called "Endpoint Block Plus") and a wizard to configure it, all that in their free version of ISE - ISE WebPack. So let's

PCI Express(四) - The transaction layer

原文出处:http://www.fpga4fun.com/PCI-Express4.html 感觉没什么好翻译的,都比较简单,主要讲了TLP的帧结构 In the transaction layer, we receive "packets". There is a 32-bits bus and the packets arrive on the bus (packet lengths are always multiples of 32-bits). Maybe one packe

PCI Express(六) - Simple transactions

原文地址:http://www.fpga4fun.com/PCI-Express6.html Let's try to control LEDs from the PCI Express bus. Xilinx's "Endpoint Block Plus" core allows us to work at the transaction layer level, so it's just going to take us a few lines of code.Instead of

PCI Express(三) - A story of packets, stack and network

原文出处:http://www.fpga4fun.com/PCI-Express3.html Packetized transactions PCI express is a serial bus. Or is it? From the computer's perspective, it is a conventional bus where read and write transactions can be achieved. The trick is that all operation