FPGA学习记录_设计一个计数器

  此处设计一个数器,使 学习板上 的 LED 状态每 500ms翻转一次。 学习板上晶振为50MHz,也就是说时钟周期为 20ns , 这样可以计算得出 500ms = 500_000_000ns/20,即需要计数器 计数 25_000_000 次,也就是需要一个至少 25 位的计数器( 位的计数器( 225>25_000_000>224 )。且每当计数次达到需要清零并重新计数。
  
  1、计数器原理
  
         计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
  
  2、计数器verilog实现
  
                   端口名称   I/0                功能描述
  
  Clk50M input 模块的工作时钟,频率为50M
  
  Rst_n input 模块复位,低电平复位
  
  led output 低电平时LED亮
  
  module counter(Clk50M,Rst_n,led);
  
  input Clk50M; //系统时钟
  
  input Rst_n; //全局复位
  
  output reg led;//led 输出
  
  reg [24:0]cnt;//定义25位寄存器
  
  //计数器计数进程
  
  [email protected](posedge Clk50M or negedge Rst_n)//最后一条执行完成后,再开始执行其中的第一条语句,如此往复循环,直到整个仿真结束,对一组反复执行的活动进行建模
  
  if(Rst_n == 1‘b0)
  
  cnt <= 25‘b0;
  
  else if(cnt == 25‘d24_999_999)
  
  cnt <= 25‘b0;
  
  else
  
  cnt <= cnt + 1‘b1;
  
  //LED输出控制进程 0.5s 翻转一次
  
  [email protected](posedge Clk50M or negedge Rst_n)
  
  if(Rst_n == 1‘b0)
  
  led <= 1‘b1;
  
  else if(cnt == 25‘d24_999_999)
  
  led <= ~led ;
  
  else
  
  led <= led;
  
  endmodule
  
  3、仿真及板级验证
  
  `timescale 1ns/1ns
  
  `define clock_period 20//时钟周期
  
  module counter_tb;
  
  reg clk;
  
  reg rst_n;
  
  wire led;
  
  counter counter0(
  
  .Clk50M(clk),
  
  .Rst_n(rst_n),
  
  .led(led)
  
  );
  
  initial clk = 1;
  
  always #(`clock_period/2) clk = ~clk;
  
  initial begin
  
  rst_n = 1‘b0;
  
  #(`clock_period*200)
  
  rst_n = 1‘b1;
  
  #2000000000;
  
  $stop;
  
  end
  
  endmodule
  
  <!DOCTYPE html>
  
  <html lang="zh">
  
  <head>
  
  <meta charset="UTF-8">
  
  <meta name="viewport" content="width=device-width, initial-scale=1.0">
  
  <meta http-equiv="X-UA-Compatible" content="ie=edge">
  
  <title>Document</title>
  
  <style>
  
  .wrapper {display: flex;border: 1px solid orangered;padding: 10px;}
  
  .col {border: 1px solid #808080;height: 500px;width: 200px;margin: 0 10px;padding: 10px;}
  
  .item {border: 1px solid #808080;www.dasheng178.com margin: 5px 0;}
  
  </style>
  
  </head>
  
  <body>
  
  <div class="wrapper">
  
  <div class="col1 col">
  
  <div class="item" id="item1" draggable="true">item1</div>
  
  <div class="item" id="item2" draggable="true">item2</div>
  
  <div class="item" id="item3" draggable="true"www.michenggw.com>item3</div>
  
  </div>
  
  <div class="www".xianggelila2.com"col2 col"></div>
  
  <div class="col3 col"></div>
  
  <div class="col4 col"></div>
  
  </div>
  
  <script>
  
  let cols = document.getElementsByClassName(‘col‘);
  
  for (let col of cols) {
  
  col.ondragenter = e =www.gcyl159.com/ > {
  
  console.log(‘放置元素 ondragenter‘,www.qinlinyu.cn ‘<‘ + e.dataTransfer.getData(‘item‘) + ‘>‘);
  
  }
  
  col.ondragover = e => {
  
  e.preventDefault();
  
  console.log(‘放置元素 ondragover‘, ‘<‘ + e.dataTransfer.getData(‘item‘) + ‘>‘);
  
  }
  
  col.ondragleave = e => {
  
  console.log(‘放置元素 ondragleave‘, ‘<‘ + e.dataTransfer.getData(‘item‘) + ‘>‘);
  
  }
  
  col.ondrop = function(e) {
  
  console.log(‘放置元素 ondrop‘, ‘<‘ + e.dataTransfer.getData(‘item‘) + ‘>‘);
  
  this.append(document.getElementById(e.dataTransfer.getData(‘item‘)));
  
  }
  
  }
  
  let items = document.getElementsByClassName(‘item‘);
  
  for (let item of items) {
  
  item.ondragstart = e => {
  
  console.log(‘拖拽元素 ondragstart‘);
  
  e.dataTransfer.setData(‘item‘, e.target.id);
  
  }
  
  item.ondragend = e => {
  
  console.log(‘拖拽元素 ondragend‘);
  
  4、时序仿真波形

原文地址:https://www.cnblogs.com/qwangxiao/p/10225579.html

时间: 2024-10-27 13:23:59

FPGA学习记录_设计一个计数器的相关文章

学习笔记_第一个strut程序_之中文乱码,过滤器解决方案及过程总结

1.  第一次碰到加过滤器的过程,就是在学习struct1的时候,中文乱码 几个需要注意的关键字 2.什么叫package 所谓package就是打包的意思,就是说以下程序都是处于这个包内,所以一开始你看见src下拉菜单下面都是一些自己建的就是为了分开结构的作用 3.  建好了,就可以在包的下面建子文件,可以是class类文件,也可以是各种jsp,servlet文件. 4.  任何servlet文件或者显示界面文件都要在web.xml文件中进行配置,才能加载进去,而且是自动加载 5.  写代码的

kafka学习记录之设计

Updating...

FPGA学习记录 - Quartus II 未使用管脚设置为三态输入

未使用管脚设置为三态输入 Assignments  -> Device 或双击器件 Device and Pin Options

Django学习记录_安装(一)

如果有报错先安装setuptools yum install python-setuptools 下载pip wget --no-check-certificate https://github.com/pypa/pip/archive/1.5.5.tar.gz 源码安装pip tar xf 1.5.5.tar.gz cd    pip-1.5.5/ python setup.py install pip安装django1.7 pip install Django==1.7 出现 "Cleani

深度学习:从头设计一个TensorFlow3一样的新一代深度学习系统,到底需要把握哪些要点?

深度学习工具潮流滚滚,各种工具层出不穷.也有各种文章从易用性,可移植性,灵活性和效率方面对于各个系统进行比较.这篇文章希望从系统设计上面来讲来回答这个讨论这个问题:如果想到从头设计一个TensorFlow3一样的新一代深度学习系统,到底需要把握哪些要点. 计算单元:从layer abstraction到operator 大家熟悉的第一代深度学习系统,以cuda-convnet21和caffe为代表.这些系统主要的一大特点是提出了一个以深度学习计算层次layer为基本单元的计算单位.不同的laye

Asp.Net MVC学习记录之“一个实体对象不能由多个 IEntityChangeTracker 实例引用”

原文:浅谈 js 正则之 test 方法 其实我很少用这个,所以之前一直没注意这个问题,自从落叶那厮写了个变态的测试我才去看了下这东西.先来看个东西吧. ? 1 2 3 4 5 var re = /\d/; console.log( re.test("1") ); console.log( re.test("1") ); console.log( re.test("1") ); console.log( re.test("1"

如何设计一个秒杀系统----学习总结

第一章学习总结--概览https://time.geekbang.org/column/article/40153 1.秒杀主要解决问题--并发读和并发写.并发读的核心优化理念是尽量减少用户到服务端来读取数据,或者让他们读更少的数据.并发写的处理原则是在数据库层面独立出一个库,做特殊的处理.另外针对秒杀系统做一些保护,针对意料之外的情况设计兜底方案,以防止最坏的情况发生. 2.从一个架构师的角度来看,要想打造并维护一个超大流量并发读写.高性能.高可用的系统,在整个用户请求路径上从浏览器到服务端我

FPGA学习的一些误区

[转载].FPGA学习的一些误区 转载自网络,作者不详. 我常年担任多个有关FPGA学习研讨的QQ群管理员,长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题.作为管理员经常要给这些菜鸟们普及基础知识,但是非常不幸的是很多菜鸟怀着一种浮躁的心态来学习FPGA,总是急于求成.再加上国内大量有关FPGA的垃圾教材的误导,所以很多菜鸟始终无法入门.为什么大量的人会觉得FPGA难学?作为著名FPGA提供商Altera授权的金牌培训师,本管理员决心开贴来详细讲一下菜鸟觉得FPG

Floorplan_Editor学习记录

Floorplan Editor 概述 包含一些PACE.Floorplanner和FPGA Editor操作设置,主要做引脚指定.布局区域设定,10.1版本的主要仅支持V4/V5/Spartan 3A.作为图形交互应用,处理UCF文件,其功能包括: 查看和编辑I/O约束.通用逻辑(BRAM.时钟逻辑等) 查看和创建设计中逻辑的区域和位置约束 确立设计中的资源需求量 确立目标器件的资源布局 相关文件和要点 输入文件 NGD        设计本地化网表文件 UCF        用户约束原始文件