DSP/FPGA——DSP与FPGA的供电问题

最近在使用FPGA与DSP,在设计其硬件和编写程序时,遇到了其供电电压有多个的问题,网上经验参考和自己的理解如下:

1. DSP为什么有两个电源,分别给什么供电?

  DSP28335需要有3.3V和1.8V两种电源供电,内核供电1.8V,系统供电3.3V。因为DSP对于功耗有着严格的要求,对实时性、处理数据的速度都要求高,故其特点就是运算速度快、功耗低。其中时钟核心电压为1.8V,IO电压为3.3V,flash编程电压3.3V。另外,板子上有多个电源引脚,是因为系统集成复杂,单线供电能力有限,如果多个模块都需要供电,要么增加“导线宽度”,要么多画几条供电线路。

2. FPGA供电问题?

  FPGA的供电有多种,如上图所示,其中VCCIO可以分别配置8个BANK的IO电压,电压值根据IO连接的外设而定。

  Vccint 核心工作电压,一般电压都很低,目前常用的FPGA都在1.2V左右。为FPGA的内部各种逻辑供电,电流从几百毫安到几安不等,具体取决于内部逻辑的工作时钟速率以及所占用的逻辑资源。对于这个电源来说,负载时一个高度容性阻抗,对电源的瞬态响应要求很高,而且由于驱动电压低工作电流大,对PCB的布线电阻非常敏感,需要特别注意走线宽度,尽可能减少布线电阻带来的损耗。

  Vcco I/O驱动电源,FPGA经常要与多种不同电平接口的芯片通信,所以通常都会支持非常多的电平标准。Vcco就是为FPGA的I/O驱动逻辑供电。不同的电平标准需要不同的I/O电压来对应,具体可以参见FPGA的相关芯片手册,比如Xilinx Spartan6系列,就应该查询Xilinx官方文档,编号ds162.pdf,在page7 table7 Recommended Operating Conditions for User I/Os Using Single-Ended Standards有详细说明。另外FPGA为了同时能和多种不同的电平标准接口芯片通信,Vcco通常以BANK为界,互相之间相互独立,也就是说在一颗FPGA芯片上同时存在几种不同的I/O电压。当然同一个BANK只能存在1种I/O电压。

  Vccaux 辅助电源,FPGA并不是一个单纯的数字逻辑芯片,内部也带有一些模拟组件,比如Xilinx的DCM数字时钟管理组件,这些模拟类的组件对电源的电源抑制比(PSRR)也就是电源噪声,或者说电源纹波非常敏感,所以通常会用一个独立的供电电源。这个电源的电流需求一般都不大,但对电源的噪声容忍度很低。所以应该尽可能的提高其电源纯净度。比如不直接用开关电源供电,先使用LDO稳压后再供给Vccaux。另外Vccaux还给部分的I/O供电,比如功能选择引脚,JTAG等,具体还得参考芯片手册的电源相关说明.

原文地址:https://www.cnblogs.com/pupilLZT/p/8824437.html

时间: 2024-08-13 09:05:38

DSP/FPGA——DSP与FPGA的供电问题的相关文章

246-基于TI DSP TMS320C6678、Altera FPGA的CPCI处理卡

基于TI DSP TMS320C6678.Altera FPGA的CPCI处理卡 1.板卡概述 本板卡由我公司自主研发,基于CPCI架构,符合CPCI2.0标准,采用两片TI DSP TMS320C6678芯片和Altera公司FPGA 芯片.包含PCI接口.GMII的以太网接口.Nor Flash接口.8路SFP光 纤,4路RS232.可用于软件无线电系统,基带信号处理,无线仿真平台,高速图像采集.处理等.支持热插拔,设计芯片可以满足工业级要求. 2.处理板技术指标 1) 关于TI DSP T

使用Intel的FPGA电源设计FPGA 供电的常用反馈电阻阻值

使用Intel的FPGA电源设计FPGA 供电的常用反馈电阻阻值. 当前仅总结使用EN5339芯片的方案 Vout = Ra*0.6/Rb + 0.6 芯片手册推荐Ra取348K,则 3.3V时,取Rb为76.8K,则Vout = 3.31875V 2.5V时,取Rb为110K,则Vout=2.498182V 2.5V时,去Rb为107K,则Vout=2.551402V 1.1V时,取Rb为412K,则Vout=1.106796V 以上阻值都能买得到.具有实际投产意义. 原文地址:https:/

164-基于TI DSP TMS320C6455和Altera FPGA EP2S130的Full CameraLink PDS150接口板卡

一.板卡概述 本板卡由我公司自主研发,板卡采用DSP+FPGA的结构,DSP使用TMS320C6455芯片,FPGA采用ALTERA的高端FPGA芯片Stratix II EP2S系列EP2S130,板卡使用FPGA用于获取双通道数据采集,实现1路的FULL Camera Link输入,一路DVI输出,2路Rs232,一路千兆以太网,2路Can总线.FPGA控制高速SDRAM数据存取,并与DSP之间构建64-bit高速同步数据总线接口:一片TI 1GHz C6455 DSP除了内核处理性能之外,

创龙TI、Xilinx全系列DSP、ARM、FPGA开发平台免费试用来了

[创龙开发板_免费试用升级啦~~]创龙TI.Xilinx全系列DSP\ARM\FPGA开发套件-免费试用 一.试用申请时间:2019年7月8日-7月19日 二.试用产品:创龙TI.Xilinx全系列开发套件 三.试用规则: 1.试用时间:20天(自然日) 2.活动流程:选择板卡-申请免费试用-审核(电话申请)-申请成功-创龙寄送板卡-确认收货,开始试用-试用完成,发布试用报告-板卡寄回创龙 3.活动说明: 活动期间,凡获得免费试用资格者即可获得创龙精美礼品一份(礼品二选一:32G U盘.保温杯)

数字电路设计中DSP和FPGA的比较与选择

博主研究生所在的实验室是搞雷达的,项目所涉及的板卡都是DSP+FPGA架构的,至于原因,只知道FPGA是并行的,用来处理速度要求高,运算结构简单的大数据量过程或算法,比如接收处理天线各阵元采样的初始数据等:DSP是顺序的,用来处理数据量较低但运算量较大的算法,比如DBF算法.矩阵求逆算法等.看了下面的文章,有了更全面的理解. 原文地址:http://www.chinaaet.com/article/index.aspx?id=13921 摘  要: DSP和FPGA是目前数字电路设计采用的两种主

ARM、8051、AVR、MSP430、Coldfire、DSP、FPGA七种体系比较区别

概述 我以为这样比没有意义,做嵌入式系统最大特征是“嵌入”二字,也就是说你的控制系统是嵌入于你的控制对象之中,所以首先是服从于对象的需求和特征,脱离对象空论谁好谁坏有何依据? 每个MCU都有其存在的价值,每个使用者的选择都有其道理,AVR开始时是以单时钟周期指令为卖点,相对于当时 12个时钟的经典51确实有优势,而且基于CMOS的特征,时钟越高功耗越大,所以它在能耗上似乎明显占优. 可随着技术的改进,51现在已经早就有了4时钟周期,`2时钟周期乃至单时钟周期的芯片了,此时AVR的速度优势已不存在

干货丨ARM、MCU、DSP、FPGA、SOC各是什么?区别是什么?

https://www.iyiou.com/p/42478.html 1.ARM ARM处理器是Acorn计算机有限公司面向低预算市场设计的第一款RISC微处理器.更早称作AcornRISCMachine.ARM处理器本身是32位设计,但也配备16位指令集,一般来讲比等价32位代码节省达35%,却能保留32位系统的所有优势. ARM历史发展: 1978年12月5日,物理学家赫尔曼·豪泽(HermannHauser)和工程师ChrisCurry,在英国剑桥创办了CPU公司(CambridgePro

FPGA开发全攻略——配置电路

原文链接: FPGA开发全攻略连载之十二:FPGA实战开发技巧(9) FPGA开发全攻略连载之十二:FPGA实战开发技巧(10) FPGA开发全攻略连载之十三:FPGA实战开发技巧(11) 5.5 FPGA相关电路设计知识 FPGA的相关电路主要就是FPGA的配置电路,其余的应用电路只要将外围芯片连接到FPGA的通用I/O管脚上即可. 5.5.1 配置电路 FPGA配置方式灵活多样,根据芯片是否能够自己主动加载配置数据分为主模式.从模式以及JTAG模式.典型的主模式都是加载片外非易失( 断电不丢

134-基于TMS320C6678、FPGA XC5VSX95T的一路Full模式Camera Link图像理平台

基于TMS320C6678.FPGA XC5VSX95T的一路Full模式Camera Link图像理平台 一.板卡概述 该板卡采用TI公司新一代DSP TMS320C6678,结合FPGA,型号为Xilinx Spratan 6 XC6SLX100T,支持 一路Full模式的Camera Link信号输入.可选工业级芯片. 二.性能指标: 1.自定义标准结构,几何大小 250X120mm.  2. 采用单DSP,TMS320C6678,实现8核,1.25GMHz的快速数据处理.支持定点和浮点运