- 1. 名词解释
a) DRAM：动态随机存取存储器;（计算机主存）
b) SRAM: 静态随机存取存储器;
c) Cache: 高速缓存;
d) DMA：直接存取器存取（不需要 CPU 执行程序指令来传送数据 ）
e) EEPROM: 电可擦可编程只读存储器
f) 累加寄存器：用来暂时存放算术逻辑运算部件ALU运算的结果信息
g) 程序计数器（PC）是存放执行指令的地方，计算之前就要用到。
h) 指令寄存器（IR）保存当前正在执行的一条指令。
i) 地址寄存器（AR）用来保存当前CPU所要访问的内存单元的地址。
j) MTBF:可靠性的度量指标
k) VLIW：Very Long Instruction Word，超长指令字，一种非常长的指令组合，它把许多条指令连在一起，增加了运算的速度。
l) 软件的可靠性是指一个系统在给定时间间隔内和给定条件下无失效运行的概率。
m) 软件的可用性是指软件在特定使用环境下为特定用户用于特定用途时所具有的有效性。
n) 软件的可维护性是指与软件维护的难易程度相关的一组软件属性。
- o) 软件的可伸缩性是指是否可以通过运行更多的实例或者采用分布式处理来支持更多的用户。
p) 全相连：是指主存中任一块都可以映射到Cache中任一块的方式
q) 直接映射
r) 组相连
s) 串相连
t) 浮点数：浮点数能表示的数的范围由阶码的位数决定，精度由尾数的位数决定。
u) CISC是复杂指令系统计算机
v) RISC是精简指令系统计算机。
w) 三个总线：
i. 数据总线：传送数据信息，CPU一次传输的数据与数据总线带宽相等
ii. 控制总线：传送控制信号和时序信号，如读/写、片选、中断响应信号等
iii. 地址总线：传送地址，它决定了系统的寻址空间
x) 总线分类
i. PC总线
ii. PCI总线
iii. ISA总线
iv. EISA总线
y)
运算器：
i.
算术逻辑单元ALU
ii.
累加寄存器
iii.
数据缓冲寄存器
iv.
状态条件寄存器
z)
控制器：
i.
程序计数器PC
ii.
指令寄存器IR
iii.
指令译码器
iv.
时序部件
aa) CPU中的寄存器
i.
程序计数器用于存放指令的地址。令当程序顺序执行时，每取出一条指令，PC内容自动增加一个值，指向下一条要取的指令。当程序出现转移时，则将转移地址送入PC，然后由PC指向新的程序地址。
ii.
程序状态寄存器用于记录运算中产生的标志信息，典型的标志为有进位标志位、零标志位、符号标志位、溢出标志位、奇偶标志等。
iii.
地址寄存器包括程序计数器、堆栈指示器、变址寄存器、段地址寄存器等，用于记录各种内存地址。
iv.
累加寄存器是一个数据寄存器，在运算过程中暂时存放被操作数和中间运算结果，累加器不能用于长时间地保存一个数据。
bb)
循环冗余校验码在进行编码时，其编码的结果由数据位+校验位组成，其中数据位在前，而校验位在后。
cc)
指令寄存器用来存放当前正在执行的指令，对用户是完全透明的。
dd)
状态寄存器用来存放计算结果的标志信息，如进位标志、溢出标志等。
ee)
通用寄存器可用于传送和暂存数据，也可参与算术逻辑运算，并保存运算结果。
ff) CPU中的译码器的主要作用是对指令进行译码。
gg) 数据总线：计算方法，数据总线的位数是微型计算机的一个重要指标，通常与微处理的字长相一致。
hh)
地址总线：计算方法
- 2.
概念：
a)
在计算机中，实现计算机与外部设备之间数据交换经常使用的方式有无条件传送、程序查询、中断和直接存储器存取(DMA)。其中前三种都是通过CPU执行某一段程序，实现计算机内存与外设间的数据交换。只有DMA方式下，CPU交出计算机系统总线的控制权，不参与内存与外设间的数据交换。而DMA方式工作时，是在DMA控制硬件的控制下，实现内存与外设间数据的直接传送，并不需要CPU参与工作。由于DMA方式是在DMA控制器硬件的控制下实现数据的传送，不需要CPU执行程序，故这种方式传送的速度最快。
b)
高速缓存：Cache
i.
高速缓存Cache有如下特点：它位于CPU和主存之间，由硬件实现；容量小，一般在几KB到几MB之间；速度一般比主存快5到10倍，由快速半导体存储器制成；其内容是主存内容的副本（所以Cache无法扩大主存的容量），对程序员来说是透明的；Cache既可存放程序又可存放数据。
ii.
Cache存储器用来存放主存的部分拷贝（副本）。控制部分的功能是：判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对 Cache存储器寻址。未命中时，若是读取操作，则从主存中读取数据，并按照确定的替换原则把该数据写入Cache存储器中：若是写入操作，则将数据写入主存即可。
c)
单总线：
i.
在单总线结构中，CPU与主存之间、CPU与I/O设备之间、I/O设备与主存之间、各种设备之间都通过系统总线交换信息。单总线结构的优点是控制简单方便，扩充方便。但由于所有设备部件均挂在单一总线上，使这种结构只能分时工作，即同一时刻只能在两个设备之间传送数据，这就使系统总体数据传输的效率和速度受到限制，这是单总线结构的主要缺点。
d)
虚拟存储器
i.
是一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器。它借助于磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。
虚拟存储器指的是主存-外存层次。它以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间。此时的程序的逻辑地址称为虚拟地址（虚地址），程序的逻辑地址空间称为虚拟地址空间。物理地址（实地址）由CPU地址引脚送出，它是用于访问主存的地址。设CPU地址总线的宽度为m位，那么物理地址空间的大小用2m来表示。
e)
几个定点小数
i.
原码，反码：2^n-1
ii.
补码，移码：2^n
f)
计算机中对存储设备的访问速度排序(快到慢)：通用寄存器>Cache>硬盘
g)
Cache的地址映像方式中，发生块冲突次数排序（大到小）：直接映像>组相联映像>全相联映像，
h)
中断系统
i.
中断系统是计算机实现中断功能的软硬件总称。一般在CPU中设置中断机构，在外设接口中设置中断控制器，在软件上设置相应的中断服务程序。中断源在需要得到CPU服务时，请求CPU暂停现行工作转向为中断源服务，服务完成后，再让CPU回到原工作状态继续完成被打断的工作。中断的发生起始于中断源发出中断请求，中断处理过程中，中断系统需要解决一系列问题，包括中断响应的条件和时机，断点信息的保护与恢复，中断服务程序入口、中断处理等。中断响应时间，是指从发出中断请求到开始进入中断服务程序所需的时间。
i)
流水线：
i.
采用异步控制方式在给流水线提速的同时，会明显增加流水线阻塞的概率，所以不会明显提高整体性能。
j)
CISC计算机指复杂指令集计算机，是20世纪六、七十年代发展起来的系列计算机。这种计算机所支持的指令系统趋于多用途、强功能化。指令系统围绕着缩小与高级语言的语义差距以及有利于操作系统的优化而设计。指令系统的复杂化使得设计周期变长，正确性难于保证，不易维护。而且在复杂的指令系统中，只有少数基本指令是经常使用的，需要大量硬件支持的复杂指令利用率却很低。所以在70年代末，随着VLSI技术的发展产生了RISC计算机。
k)
RISC计算机指精简指令集计算机，这种计算机有下列特点。
i.
指令系统中只包含使用频率较高但不复杂的指令。
ii.
指令长度固定，指令格式少，寻址方式少。
iii.
只有存取数指令访问主存，其他指令都在寄存器之间运算。
iv.
大部分指令在一个机器周期内完成，采用流水技术。
v.
CPU中增加了通用寄存器的数量。
vi.
硬联逻辑控制，不用微程序控制技术。
vii.
采用优化的编译，以有效地支持高级语言。
l)
Flynn
i.
SISD机器是一种传统的串行计算机，它的硬件不支持任何形式的并行计算，所有的指令都是串行执行。并且在某个时钟周期内，CPU只能处理一个数据流。因此这种机器被称作单指令流单数据流机器。早期的计算机都是SISD机器，如冯诺.依曼架构，如IBM PC机，早期的巨型机和许多8位的家用机等。
ii.
单指令流多数据流机器（SIMD）
iii.
SIMD是采用一个指令流处理多个数据流。这类机器在数字信号处理、图像处理、以及多媒体信息处理等领域非常有效。
iv.
Intel处理器实现的MMXTM、SSE（Streaming SIMD Extensions）、SSE2及SSE3扩展指令集，都能在单个时钟周期内处理多个数据单元。也就是说我们现在用的单核计算机基本上都属于SIMD机器。
v.
多指令流单数据流机器（MISD）
vi.
MISD是采用多个指令流来处理单个数据流。由于实际情况中，采用多指令流处理多数据流才是更有效的方法，因此MISD只是作为理论模型出现，没有投入到实际应用之中。
vii.
多指令流多数据流机器（MIMD）
viii.
MIMD机器可以同时执行多个指令流，这些指令流分别对不同数据流进行操作。最新的多核计算平台就属于MIMD的范畴，例如Intel和AMD的双核处理器等都属于MIMD。
m)
i.
结构冗余 静态 动态 混合
- 静态冗余。静态冗余又称为屏蔽冗余或被动冗余，常用的有三模冗余和多模冗余。静态冗余通过表决和比较来屏蔽系统中出现的错误。例如，三模冗余是对三个功能相同，但由不同的人采用不同的方法开发出的模块的运行结果进行表决，以多数结果作为系统的最终结果。即如果模块中有一个出错，这个错误能够被其他模块的正确结果“屏蔽”。由于无需对错误进行特别的测试，也不必进行模块的切换就能实现容错，故称为静态容错。
- 动态冗余。动态冗余又称为主动冗余，它是通过故障检测、故障定位及故障恢复等手段达到容错的目的。其主要方式是多重模块待机储备，当系统检测到某工作模块出现错误时，就用一个备用的模块来顶替它并重新运行。各备用模块在其待机时，可与主模块一样工作，也可不工作。前者叫做热备份系统（双重系统），后者叫做冷备份系统（双工系统、双份系统）。在热备份系统中，两套系统同时、同步运行，当联机子系统检测到错误时，退出服务进行检修，而由热备份子系统接替工作，备用模块在待机过程中其失效率为0；处于冷备份的子系统平时停机或者运行与联机系统无关的运算，当联机子系统产生故障时，人工或自动进行切换，使冷备份系统成为联机系统。在运行冷备份时，不能保证从系统断点处精确地连续工作，因为备份机不能取得原来的机器上当前运行的全部数据。
- 混合冗余。混合冗余技术是将静态冗余和动态冗余结合起来，且取二者之长处。它先使用静态冗余中的故障屏蔽技术，使系统免受某些可以被屏蔽的故障的影响。而对那些无法屏蔽的故障则采用主动冗余中的故障检测、故障定位和故障恢复等技术，并且对系统可以作重新配置。因此，混合冗余的效果要大大优于静态冗余和动态冗余。然而，由于混合冗余既要有静态冗余的屏蔽功能，又要有动态冗余的各种检测和定位等功能，它的附加硬件的开销是相当大的，所以混合冗余的成本很高，仅在对可靠性要求极高的场合中采用。
ii.
信息冗余
信息冗余是在实现正常功能所需要的信息外，再添加一些信息，以保证运行结果正确性的方法。例如，检错码和纠错码就是信息冗余的例子。这种冗余信息的添加方法是按照一组预定的规则进行的。符合添加规则而形成的带有冗余信息的字称为码字，而那些虽带有冗余信息但不符合添加规则的字则称为非码字。当系统出现故障时，可能会将码字变成非码字，于是在译码过程中会将引起非码字的故障检测出来，这就是检错码的基本思想。纠错码则不仅可以将错误检测出来，还能将由故障引起的非码字纠正成正确的码字。
由此可见，信息冗余的主要任务在于研究出一套理想的编码和译码技术来提高信息冗余的效率。编码技术中应用最广泛的是奇偶校验码、海明校验码和循环冗余校验码。
iii.
时间冗余
时间冗余是以时间（即降低系统运行速度）为代价以减少硬件冗余和信息冗余的开销来达到提高可靠性的目的。在某些实际应用中，硬件冗余和信息冗余的成本、体积、功耗、重量等开销可能过高，而时间并不是太重要的因素时，可以使用时间冗余。时间冗余的基本概念是重复多次进行相同的计算，或称为重复执行（复执），以达到故障检测的目的。
实现时间冗余的方法很多，但是其基本思想不外乎是对相同的计算任务重复执行多次，然后将每次的运行结果存放起来再进行比较。若每次的结果相同，则认为无故障；若存在不同的结果，则说明检测到了故障。不过，这种方法往往只能检测到瞬时性故障而不宜检测永久性的故障。
iv.
冗余附加
冗余附加是指为实现上述冗余技术所需的资源和技术，包括程序、指令、数据，以及存放和调用它们的空间等。
n)
各寻址方式
i.
立即寻址：指令的地址字段指出的不是操作数的地址，而是操作数本身；
ii.
直接寻址：在指令格式的地址字段中直接指出操作数在内存的地址；
iii.
寄存器寻址：指令中给出的操作数地址不是内存的地址单元号，而是通用寄存器的编号（当操作数不放在内存中，而是放在CPU的通用寄存器中时，可采用寄存器寻址方式）；
iv.
寄存器间接寻址方式与寄存器寻址方式的区别在于：指令格式中操作数地址所指向的寄存器中存放的内容不是操作数，而是操作数的地址，通过该地址可在内存中找到操作数；
v.
相对寻址：把程序计数器PC的内容加上指令格式中的形式地址来形成操作数的有效地址。
- o)
总线复用，顾名思义就是一条总线实现多种功能。常见的总线复用方式有总线分时复用，它是指在不同时段利用总线上同一个信号线传送不同信号，例如，地址总线和数据总线共用一组信号线。采用这种方式的目的是减少总线数量，提高总线的利用率。
p)
- 3.
计算方法：
a)
可靠度计算：
i.
串联部件的可靠度=各部件的可靠度的乘积。
ii.
并联部件的可靠度=1-部件失效率的乘积。
b)
流水线执行n条指令所需的时间
i.
第一条指令执行时间+(指令数-1)*各指令段执行时间中最大的执行时间。
c)
内存按字节编址。若用存储容量为32Kx8bit的存储器芯片构成地址从A0000H到DFFFFH的内存，则至少需要（ ）片芯片。
i.
DFFFFH – A0000H + 1 = 40000H = 4*16^4 = 2^2*(2^4)^4=2^18B 将其化成几个字节数,
ii.
32KB=32*1024 = 2^5*2^10B=2^15B,
iii.
2^18B/2^15B=2^3=8片。
原文地址：https://www.cnblogs.com/Doaoao/p/9795033.html