Xilinx 7 Serial PUDC_B

PUDC_B管脚用途

Pull-Up During Configuration (bar) Active-Low PUDC_B input enables internal pull-up resistors on the SelectIO pins after power-up and during configuration.

• When PUDC_B is Low, internal pull-up resistors are enabled on each SelectIO pin.

• When PUDC_B is High, internal pull-up resistors are disabled on each SelectIO pin.

PUDC_B must be tied either directly, or via a ≤ 1kΩ to VCCO_14 or GND.

Caution! Do not allow this pin to float before and during configuration.

参考文献：

https://www.xilinx.com/support/documentation/user_guides/ug470_7Series_Config.pdf

http://china.xilinx.com/support/answers/50802.html

http://blog.csdn.net/techexchangeischeap/article/details/72698529

时间： 2024-10-17 07:16:03

Xilinx 7 Serial PUDC_B的相关文章

扒一扒ZYNQ里面缩写及 Xilinx ZYNQ-7000概述

文章转载自 http://www.eefocus.com/Kevin/blog/11-08/228643_42a39.html kevin是xilinx的大牛,必须膜拜啊. 还引自http://blog.sina.com.cn/s/blog_6cb263210101g8lv.html 摘要:本文介绍与XILINX的EPP平台成员, ZYNQ芯片相关的缩写术语和含义. 与简单翻译术语不同,本文对每个缩写在本行业其他公司的展开含义也略作介绍, 避免混淆. 对术语的技术功能也作简单介绍. 8月份学校

Xilinx Spartan6常用资源Verilog例化

1 // DSP48A1 : In order to incorporate this function into the design, 2 // Verilog : the following instance declaration needs to be placed 3 // instance : in the body of the design code. The instance name 4 // declaration : (DSP48A1_inst) and/or the

Xilinx FPGA高速串行收发器简介

1 Overview 与传统的并行实现方法相比,基于串行I/O的设计具有很多优势,包括:器件引脚数较少.降低了板空间要求.印刷电路板(PCB)层数较少.可以轻松实现PCB设计.连接器较小.电磁干扰降低并具有较好的抗噪能力. 2 高速串行通信中用到的技术 2.1多重相位高速的秘密在于多重相位技术.所谓多重相位,就是在一个时钟的不同相位提取数据,例如,由锁相环产生多个不同相位的同源时钟,相位分别为 0°.90°.180°.270°,使用这几个时钟分别对串行数据流进行采样,再经零相位时钟同步,最后转

xilinx和altera的fpga的不同之处！----如果不知道，你将为之付出代价！ --转载

本人从2004年接触fpga开始,至今已经8年了.开发过altera的flex系列和cyclone3系列:开发过xilinx的vii和v5系列.下面谈谈本人对二者的一些不同,以便引起开发者对一些细节上的注意,免得为之付出代价,再走弯路!(1)altera的任意一个管脚都可以连接到这样的sig信号上always @ (posedge(sig)) ……:但是xilinx的fpga不能,只有clk信号才能够分配这样的信号.本人最早使用a公司flex系列的fpga,当fpga和dsp的emif连接时,为

Linux C Serial串口编程

1,Linux 下打开串口设备,信号模型读写程序 2,串口读写的IO复用Select模型 3, Linux 下打开串口设备,读写程序 1,Linux 下打开串口设备,信号模型读写程序 [email protected]:/tmp/serial# cat main.c #include<stdio.h> #include<stdlib.h> #include<string.h> #include<unistd.h> #include<

Wishbone总线从接口转Xilinx MIG (Spartan 6)

1 //*************************************************************************** 2 // Copyright(c)2016, Lyu Yang 3 // All rights reserved 4 // 5 // File name : wb_xmigddr.v 6 // Module name : 7 // Author : Lyu Yang 8 // Email : [email protected] 9 //

VC709E 增强版基于FMC接口的Xilinx Vertex-7 FPGA V7 XC7VX690T PCIeX8 接口卡

VC709E 增强版基于FMC接口的Xilinx Vertex-7 FPGA V7 XC7VX690T PCIeX8 接口卡一.板卡概述本板卡基于Xilinx公司的FPGA XC7VX690T-FFG1761 芯片,支持PCIeX8.64bit DDR3容量2GByte,HPC的FMC连接器,板卡支持各种接口输入,软件支持windows. 二.功能和技术指标: 1.标准PCI-E接口,支持PCI-E 8x,支持PCI-E 3.0. 2.标准FMC-HPC接口,VA

关于xilinx ise10.1与modelsim仿真库编译

关于xilinx ise10.1与modelsim仿真库编译(2011-08-21 01:00:39)转载▼标签:杂谈分类: FPGA 首先介绍一下Xilinx几个主要的仿真库(路径:D:\Xilinx\11.1\ISE\verilog\src\) 1. Unsim文件夹:Library of Unified component simulation models.仅用来做功能仿真,包括了Xilinx公司全部的标准元件.每个元件使用一个独立的文件,这样是为了方便一些特殊的编译向导指令,如`us

Xilinx FPGA结构

FPGA是什么?FPGA是现场可编程逻辑阵列,由可编程逻辑资源(LUT和 REG),可编程连线,可编程I/O构成.Xilinx的FPGA的基本结构是一样的,但随着半导体工艺的发展,FPGA的逻辑容量越来越丰富,速度更快,嵌入越来越多的硬核了,比如:ARM处理器,PCIe, ETHERNET等.在制程工艺上,Xilinx的7系列FPGA采用28 nm工艺,UltraScale采用20nm, UltraScale+ 采用16nm,每一代工艺的可用资源,比上一代就翻了一倍. 从架构而言,Xilinx