ISE中的DCM全局时钟转为普通IO

在用DCM这个IP核时,它的输入时钟为全局时钟引脚输入,输出有两种情况,第一,可以直接接在全局时钟引脚;第二,可以通过ODDR2原语接在普通IO引脚;说下第二种是怎么用的;

DCM DCM_INST (

  .CLKIN  ( CLKIN ),

  .CLKOUT  ( clkout_w)

);

如果clkout_w要接到普通IO引脚,则需要通过ODDR2原语,如下所示:

  wire     clkout_w;

ODDR2 #(
.DDR_ALIGNMENT("NONE"), //sets output alignment to "NONE","C0","C1"
.INIT(1‘b0), //set initial state of the Q
.SRTYPE("SYNC") //specifies "SYNC" or "ASYNC" set/reset
)
ODDR2_inst (
.Q( CLKOUT ), //1-bit DDR output data
.C0( clkout_w), //1-bit clock input
.C1( ~clkout_w), //1-bit clock input
.CE( 1‘b1 ), //1-bit clock enable input
.D0( 1‘b1 ), //1-bit data input ( associated with C0 )
.D1( 1‘b0 ), //1-bit data input ( associated with C1 )
.R( 1‘b0 ), //1-bit reset input
.S( 1‘b0 ) //1-bit set input
);

  clkout_w通过ODDR2原语输出给CLKOUT,CLKOUT可以直接配置在普通IO引脚上。

时间: 2024-10-10 10:54:47

ISE中的DCM全局时钟转为普通IO的相关文章

Xilinx FPGA全局时钟和全局时钟资源的使用方法

对FPGA的全局时钟了解不多,遂转载一篇文档: http://xilinx.eetop.cn/?action-viewnews-itemid-42 目前,大型设计一般推荐使用同步时序电路.同步时序电路基于时钟触发沿设计,对时钟的周期.占空比.延时和抖动提出了更高的要求.为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟. FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元

xilinx FPGA全局时钟资源的使用

1.什么是xilinx fpga全局时钟资源 时钟对于一个系统的作用不言而喻,就像人体的心脏一样,如果系统时钟的抖动.延迟.偏移过大,会导致系统的工作频率降低,严重时甚至会导致系统的时序错乱,实现不了预期的逻辑功能.xilinx fpga内的全局时钟资源可以很好的优化时钟的性能,因此在设计时要尽可能多的使用fpga内部的时钟资源.xilinx fpga内部的全局时钟采用全铜工艺实现,配合专用时钟缓冲和驱动结构,可以使进入全局时钟网络的时钟到达fpga内部各个逻辑单元的抖动和延迟最小.全局时钟资源

ISE中的PLL时钟输入

在manaul mode中选择PLL PLL的输入时钟可以是全局时钟,也可以是普通IO引脚. 1.PLL的输入时钟是全局时钟的情况. pll_xx pll_xx ( .clkin ( clkin ), .clkout ( clkout ) ); 其中clkin为全局时钟输入,在IP核中的设置需要注意SOURCE里的区别,如下所示; 在这种情况下,选择Single ended clock capable pin. 同时,clkout通过ODDR2输出clk_div,这时的clk_div可以接到普通

【FPGA】006 【优化设计FPGA全局时钟管理模块】

1.rst_n--异步复位设计 1 `timescale 1ns/1ns 2 module FPGA_temp 3 ( 4 input clk, 5 input rst_n, 6 7 input a, 8 output reg b 9 ); 10 always@(posedge clk or negedge rst_n) 11 begin 12 if(!rst_n) 13 b <= 0; 14 else 15 b <= a; 16 end 17 endmodule  没有对复位信号进行处理,当

ISE中FPGA工程实现流程

在使用FPGA时,设计输入文件一般是原理图.HDL或者IP核,最终得到的是FPGA内部配置信息. 中间的过程由ISE逐步实现,总体来说,可以分为3步: 1.综合(synthesis) 2.执行(implement) 3.生成配置文件(generate programming file) 一.综合(synthesis) 综合是将设计输入转为网表的过程. 网表提取出了设计输入文件中器件或端口的连接方式,如下图: Net1: t.p1,b1.a; Net2: t.p2,b1.b; Net3: t.p3

ISE中如何将自己的verilog源代码.v或VHDL源代码.vhd封装打包成IP核?

=======================第一篇======================= 如何将自己写的verilog模块封装成IP核 将你的设计制作成BlackBox,也就是网表文件,这样别人看不到你的设计但是可以调用你的模块了.详细的参考信息如下: 1. 什么是BlackBox - 一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件.当综合这个大设计时综合器不需要知道这个网表文件是怎样实现的,而只需要知道它的输入输出接口就可以了.这样的网表就称为黑盒子,因

关于Quartus和ISE中ROM的初始化和仿真的一些小结

最近在玩Altera的FPGA,当我用Quartus II自带的IP核生成ROM时,出现了各种问题,于是在网上各种查资料,终于解决了我的问题.这里做一下小结,方便自己日后查阅. Quartus II 和ISE在仿真和初始化时有些些区别,这里简要介绍一下二者的初始化和仿真步骤:1.用Quartus II创建并仿真ROM Step1:在Quatus II工程下生成一个ROM Step2:编写.mif文件,作为ROM的初始化文件 Step3:将.mif文件拷贝到Modelsim工程下 Step4:进行

iOS8-xcode6中添加pch全局引用文件

iOS8 [xcode6中添加pch全局引用文件] (2014-11-27 11:13:02) 前沿:xcode6中去掉了pch,为了一些琐碎的头文件引用,加快了 编译速度! xcode6之前的版本建项目就自动添加了是这样的: xcode6后的版本要自己手动的添加步骤如下: 1)  2) 3) $(SRCROOT)/pchFile.pch 这样就ok了! -----------------------------------------------------------------------

c# 字符串中多个连续空格转为一个空格

#region 字符串中多个连续空格转为一个空格 /// <summary> /// 字符串中多个连续空格转为一个空格 /// </summary> /// <param name="str">待处理的字符串</param> /// <returns>合并空格后的字符串</returns> public static string MergeSpace(string str) { if (str != string