【转】PC架构系列:CPU/RAM/IO总线的发展历史!

1. 从 IBM PC XT 架构开始...

一开始PC的设计中,CPU/RAM/IO都是被一条总线(BUS)连接起来,所有的部件都必须在同步的模式下面工作,由CPU来决定的其他设备工作在什么频率(Frequency)上。这样就带来一个"互锁" (locked to each other )效应,即大家都被限定在一个被所有设备所能承受的通用时钟频率(Clock Frequency)上面,系统的整体性能不高。

2. 总线的第一次切分

1987年,康柏(Compaq)公司想到一个办法,将系统总线与I/O总线切分开来,可以使得2个不同的总线工作在不同的时钟频率上面。CPU和内存仍旧工作在自己的公用总线上(the System Bus),独立于所有的I/O设备,可以使得高速的CPU/RAM组件摆脱低速I/O设备的束缚。

这里的Bridge,就是我们现在所说的南桥(South Bridge)芯片的前身,而且此处可以看到Bridge实际起到了一个降频的作用(让我联想到了AMD K8 CPU的分频机制,这个稍后会在跟大家做详细说明)。

3. CPU倍频的出现

从80486开始,CPU的发展迅猛,频率大幅攀升,内存开始变得跟不上CPU的发展步伐了!Intel 于是决定在80486中引入倍频(Clock Doubler)的概念!内存依旧工作在系统总线上,与系统总线保持同样的工作频率,而CPU实际的内部工作频率(就是我们常说的CPU主频)是:

CPU 主频 = 外频(系统总线频率/System Bus Frequency)* 倍频 (Clock doubler) 
CPU 主频 = 33 MHz * 2 = 66 MHz

用Intel P4 2.8C为例子则是:200 MHz * 14 = 2800 MHz = 2.8 GHz

4. 北桥芯片/前端总线的出现


从前面几点可以看到,PC结构变化的趋势是把速率慢的设备与速率快的设备用切割总线的方式,进行隔离。而这发展到后来,就终于演变出来了北桥(North Bridge)芯片!内存与北桥间的总线称为内存总线,把CPU与北桥间连接的这段总线成为前端总线(Front Side Bus,FSB),也就是系统总线(System Bus)!

得益于Intel的QDR (Quad Data Rate)技术,Pentium 4的CPU可以在每个时钟周期传输4次数据,所以当FSB的工作频率在200 MHz的时候,FSB的等效频率为200MHz * 4 = 800 MHz !

注:常说的FSB 800,实际是FSB的等效频率,并不是FSB实际的工作频率!

原文地址:http://blog.csdn.net/xport/article/details/1387928

时间: 2024-10-10 04:01:30

【转】PC架构系列:CPU/RAM/IO总线的发展历史!的相关文章

Intel系列CPU的流水线技术的发展

Intel系列CPU的流水线技术的发展 CPU(Central processing Unit),又称“微处理器(Microprocessor)”,是现代计算机的核心部件.对于PC而言,CPU的规格与频率常常被用来作为衡量一台电脑性能强弱重要指标. 在提高CPU计算能力的过程中,流水线技术对提高CPU的效率产生了显著作用,就像流水生产在汽车制造业中一样,它对处理器的发展影响深远. Intel公司创于1968年美国,纵观IT发展史,很少能有公司能像Intel这样屹立多年仍旧保持强大生命力的.作为现

PC硬件知识必修系列——CPU

[目录] 一.CPU历史相关 二.CPU参数相关1.微架构2.主频3.缓存4.制程5.超线程6.针脚 三.防坑必看 四.主流型号推荐 一.CPU历史相关 目前CPU市场有两大阵营——Intel(英特尔)和AMD(超微半导体,“按摩店”指的也是这货)两家CPU的区别请允许我借艹猪人的话来回答:市场占有率 INTEL 80% AMD 20%INTEL的CPU单核性能比较好,功耗比较低,价格比较贵,想玩超频什么的还要另外掏钱.AMD的CPU单核性能比较差,功耗比较高,价格便宜实惠,爱咋折腾就咋折腾.总

linux cpu和IO优化

系统优化是一项复杂.繁琐.长期的工作,优化前需要监测.采集.测试.评估,优化后也需要测试.采集.评估.监测,而且是一个长期和持续的过程,不 是说现在优化了,测试了,以后就可以一劳永逸了,也不是说书本上的优化就适合眼下正在运行的系统,不同的系统.不同的硬件.不同的应用优化的重点也不同. 优化的方法也不同.优化的参数也不同.性能监测是系统优化过程中重要的一环,如果没有监测.不清楚性能瓶颈在哪里,怎么优化呢?所以找到性能 瓶颈是性能监测的目的,也是系统优化的关键.系统由若干子系统构成,通常修改一个子系

亿级商品详情页架构演进技术解密 | 高可用架构系列

亿级商品详情页架构演进技术解密 | 高可用架构系列 --http://mp.weixin.qq.com/s?__biz=MzAwMDU1MTE1OQ==&mid=210272034&idx=1&sn=3be9d2b53c7fec88716ee8affd2515f8&scene=1&srcid=UfXZNNOVZZyZjQmp0VOh&from=groupmessage&isappinstalled=0#rd 此文是开涛在[三体高可用架构群]之分享内容

linux性能优化cpu 磁盘IO MEM

系统优化是一项复杂.繁琐.长期的工作,优化前需要监测.采集.测试.评估,优化后也需要测试.采集.评估.监测,而且是一个长期和持续的过程,不 是说现在优化了,测试了,以后就可以一劳永逸了,也不是说书本上的优化就适合眼下正在运行的系统,不同的系统.不同的硬件.不同的应用优化的重点也不同. 优化的方法也不同.优化的参数也不同.性能监测是系统优化过程中重要的一环,如果没有监测.不清楚性能瓶颈在哪里,怎么优化呢?所以找到性能 瓶颈是性能监测的目的,也是系统优化的关键.系统由若干子系统构成,通常修改一个子系

CPU芯片组与总线

CPU总线-百度百科https://baike.baidu.com/item/CPU%E6%80%BB%E7%BA%BF/15739624?fr=aladdin总线可分为三类:数据总线,地址总线,控制总线.控制总线:向各个部件发送控制信号地址总线:用地址信号指定其需要访问的部件,如存储器数据总线:传送数据信息,数据总线是双向的可以写,也可以读. CPU总线:又称为FSB(前端总线,Front Side Bus),是PC系统中最快的总线.CPU总线处于芯片组与CPU之间,主要是CPU用来与高速缓存

大型网站架构系列:消息队列(二)

本文是大型网站架构系列:消息队列(二),主要分享JMS消息服务,常用消息中间件(Active MQ,Rabbit MQ,Zero MQ,Kafka).[第二篇的内容大部分为网络资源的整理和汇总,供大家学习总结使用,最后有文章来源] 本次分享大纲 消息队列概述(见第一篇:大型网站架构系列:分布式消息队列(一)) 消息队列应用场景(见第一篇:大型网站架构系列:分布式消息队列(一)) 消息中间件示例(见第一篇:大型网站架构系列:分布式消息队列(一)) JMS消息服务 常用消息队列 参考(推荐)资料 本

大型网站架构系列:消息队列(二) (转)

本文是大型网站架构系列:消息队列(二),主要分享JMS消息服务,常用消息中间件(Active MQ,Rabbit MQ,Zero MQ,Kafka).[第二篇的内容大部分为网络资源的整理和汇总,供大家学习总结使用,最后有文章来源] 本次分享大纲 消息队列概述(见第一篇:大型网站架构系列:分布式消息队列(一)) 消息队列应用场景(见第一篇:大型网站架构系列:分布式消息队列(一)) 消息中间件示例(见第一篇:大型网站架构系列:分布式消息队列(一)) JMS消息服务 常用消息队列 参考(推荐)资料 本

大型网站架构系列:分布式消息队列(二)

本文是大型网站架构系列:消息队列(二),主要分享JMS消息服务,常用消息中间件(Active MQ,Rabbit MQ,Zero MQ,Kafka).[第二篇的内容大部分为网络资源的整理和汇总,供大家学习总结使用,最后有文章来源] 本次分享大纲 消息队列概述(见第一篇:大型网站架构系列:分布式消息队列(一)) 消息队列应用场景(见第一篇:大型网站架构系列:分布式消息队列(一)) 消息中间件示例(见第一篇:大型网站架构系列:分布式消息队列(一)) JMS消息服务 常用消息队列 参考(推荐)资料 本