关于 LATTICE 的 INPUT_SETUP 和 CLOCK_TO_OUT 的设置.

本文由远航路上ing 原创,转载请标明出处. 这节笔记记录IP核的生成以及参数设置. 先再IP库里下载安装Framebuffer 的ipcore 并安装完毕. 一.IP核的生成: 1.先点击IP核则右边会出现生成对话框: 按箭头指示顺序进行设置:要设置生成ip核的路径(可以新建一个文件夹ipcore来放置IP核,若有多个IP核则在ipcore下分别建立文件夹),IP核的名字,以及语言的类型:verilog或VHDL.最后点击Customize. 2. 在上一步设置之后会出现下面的设置界面,先设置

在新建工程以及完成代码的输入之后.则就要进行编译,并检测错误. 一. Generate Hierarchy(产生层次结构). 1. 点击Generate Hierarchy 图标或者Design -->Generate Hierarchy, 编译之后就会生成响应的层次视图.同时点击双击实例则可以查看RTL视图. 二.运行BKM检查. 1.  点击Design-->Run BKM Check 或者BKM Check.图标. 运行BKM检查之后,您可能会遇到警告和错误消息.错误和警告消息显示在输出

对于 lattice  Diamond 与 modelsim 的联合仿真,我总结了一句话,那就是—— 难者不会,会者不难.  也许刚开始 觉得 摸不着 头脑,但是 一旦学会 感觉还是很简单和直观的. 直接进入正题, 仿真第一步 : 建立仿真库. 在正确安装了Diamond  和 modelsim  之后,就是先要建立自己的 lattice 仿真的库文件: 1.打开 modelsim 的 安装目录,在其目录下 打开 modelsim.ini 的属性,去除其只读性. 2.在modelsim 安装目录

http://blog.sina.com.cn/s/blog_49a879e40101fahm.html 刚开始接触到diamond,感觉界面与ISE和Quartus还都差不多吧,记下一些以防不常用而忘记. 1.Tools->spread sheet view进行时序约束.物理约束. 2.diamond有一个自动生成的时序约束文件,.prf文件,这个是在两个前提下可以自动生成,第一个就是在project->active strategy,在map trace settings选项里有一个aut

最近调试lattice 的sgmii接口. 项目最初的架构大概是这样的,用于调试. FPGA这边的架构,就是 Tri_mac 转为 sgmii,然后再通过pcs出去.其实sgmii核自带了一个pcs核,最坑人的是PCS必须是外部时钟,最后没有办法只能自己生成一个pcs核和sgmii核对接起来.由于MDIO,我们这边没有去使用.使用的是强制输出.我调试了两天才发现可能是交换机这边设置可能有问题,这边使用的 BCM56634,一开始也不熟悉,最后去请教了别人才把自动连接把它关了.然后ok了.我把交换

最近在调试LATTICE  FPGA 做的视频板子,颇不顺利,所以记录下来作为以后的参考: 1.FPGA的IO口不是所有的都是双向的,有些有特殊作用的是单向的. 在查阅 LatticeECP3-17EAPinout.CSV 之后, 发现在LEF3-17EA-FN484C中,有以下几个管脚是单向的: C4  G7  G6     : jtag 管脚 C14  C15  B15   B16  :编程管脚 K1   L5   L1   K6   N17  M18   :PLL的反馈(fb)管脚 AB2

当IO资源不够的时候,会考虑复用专用IO,JTAG是较为常见的复用. 复用JTAG IO要做的工作 1.软件要关闭JTAG_PORT,即JTAG_PORT设置为DISABLE,这一步是前提,只有JTAG_PORT设置为DISABLE,才有复用一说,如下图 2.硬件要将JTAGENB拉低,拉高的话是作为专用下载程序的脚使用(这个在硬件上默认拉高拉低无所谓),如下图. 3.通过CPU控制JTAGENB的电平,传到lattice芯片内部.JTAGENB=1时,JTAG的脚作为烧写程序使用,JTAGEN

R有着非常强大的绘图功能,我们可以利用简单的几行代码绘制出各种图形来,但是有时候默认的图形设置没法满足我们的需要,甚至会碰到各种各样的小问题:如坐标轴或者标题出界了,或者图例说明的大小或者位置遮挡住了图形,甚至有时候默认的颜色也不能满足我们的需求.如何进行调整呢?这就用到了"强大"的函数par().我们可以通过设定函数par()的各个参数来调整我们的图形,这篇博文就是对函数par()的各个参数进行一下总结. 函数par()的使用格式如下: par(..., no.readonly =

Reveal 使用说明        最近真的是太忙太忙了,所以好久都没有写帖子了,以前本想每天都写一些帖子,分享自己调试学习过程中遇到的问题,让lattice爱好者门快速入门.不发牢骚了,以后只要有时间都写一些帖子分享给大家吧. 第一步:插入reveal inserter,点击图标,之后出来一个对话框,如下 你要看什么信号,就在design tree(上图左中)中把他们拖到trace(上图中上)下面,然后把采样时钟拖到sample clock中(上图中中),设置好之后就点击trigger si