体育馆时钟系统的功能特点

体育馆配置一套可靠、精准、稳定,统一的GPS子母钟系统,对提升体育馆的数字化、智能化管理有着重要的意义。

时钟同步系统主要是为体育场馆提供统一标准的时间信息,由高精度母钟及由它控制并与其时间相一致的若干子钟所组成的一套时钟系统。

体育馆时钟系统主母钟通过连线向各子钟提供统一的时间,子钟是数字时钟系统的主要终端,直接面向人们显示标准时间信息,各子钟在不同的地点显示相同的时间。

母钟是接收GPS北斗提供的标准的UTC时间信号或外参考信号具有较高的精度,一般定时精度是优于30ns的,经过运算转换能发出控制子钟时间信号的标准1U上机架的时钟服务器设备,一般出于安全冗余备份的需要,建议选择采用GPS和北斗双模母钟设备,推荐SYN2136型或SYN2151型。

子钟也称之为时间显示屏,根据现场的实际情况结合项目预算可以选择不同的规格和内容。在选择规格时可参考以下几点:

a.确定用数显子钟还是指针式子钟,数显子钟的显示内容(年月日,时分秒星期,温度和湿度);

b.确定子钟的大小;

c.确定子钟的单双面(走廊,建议选择双面显示,其他位置根据情况而定);

d.确定子钟的供电方式(poe供电或220V供电)

子钟主要作用是为体育馆的观众、场馆工作人员、运动员提供准确的时间服务。常用的SYN6109型子钟主要有以下的功能特点:

a、NTP网络子钟从母钟上获取时间信息 ,接口方式RJ45,子钟有壁挂和悬挂

b、子钟带后备电池,内部时钟可连续运行1年

c、独立计时精度≤±0.2秒/天,可出具省以上计量院检测证书,通过ISO9001质量体系认证

d、子钟的外观结构采用黑色铝型材边框,框内镶嵌浅色有机玻璃,可悬挂可壁挂

e、时钟系统管理软件,可远程检测,管理软件提供国家专利证书,对子母钟的工作状态进行实时监控,一旦出现同步异常会发出报警声音,以邮件等方式发送通知

f、免费提供客户端配置软件,将所有子钟的ip一次性即可修改,省去多次直连的麻烦,

g、子钟可设置熄屏开始、结束时间及其屏幕亮度,屏幕亮度分为有9个个级别可调节,级别越高,数码管越亮,可根据现场实际情况调整。

体育馆时钟系统保证了体育赛事公平、公正的进行,也有利于体育馆内良好秩序的维护。

本文章版权归西安同步所有,尊重原创,严禁洗稿,未经授权,不得转载,版权所有,侵权必究!

原文地址:https://www.cnblogs.com/shizhongtongbu/p/12600373.html

时间: 2024-10-05 05:41:21

体育馆时钟系统的功能特点的相关文章

总结:S5PV210时钟系统

在数据手册<S5PV210_UM_REV1.1>中的section 02_system/3 CLOCK CONTROLLER(354页) 一.时钟域 在S5PV210的SoC中,时钟系统分为三个区域:MSYS.DSYS.PSYS. (1)MSYS:CPU(Cortex-A8内核).DRAM控制器(DMC0和DMC1).IRAM.IROM等 (2)DSYS:主要是视频图像解码相关的时钟 (3)PSYS:内部外设相关(串口.SD.USB.GPIO.IIC.SPI等) 二.时钟源 可以通过四个晶振作

SoC时钟系统简介

1.SoC的时钟获得一般有: * 外部直接输入时钟信号,SoC有个引脚用来输入外部时钟信号,用的很少. * 外部晶振+内部时钟发生器产生时钟,大部分低频单片机都是这么工作的. * 外部晶振+内部时钟发生器+内部PLL产生高频时钟+内部分频器分频得到各种频率的时钟,210属于这种. 2.时钟启动过程 在初始化PLL前为晶振的24m主频,然后设定锁相周期,初始化pll,进行倍频.输出信号通过输出到各总线上,不同设备需要不同的分频. 3.PLL:APLL.MPLL.EPLL.VPLL APLL:Cor

关于STM32时钟系统

初学STM32,感觉最蛋疼的是它的时钟系统,每次看到它的那个时钟树就有点晕,虽然看了很多这方面的资料,甚至也已经写过很多STM32的模块代码,做过一些小项目,但一直还是对这一块模模糊糊,似懂非懂,所以想把自己对它的一点点认识写出来,一步一步,直到完全搞通的那一天,(这些内容并非自己原创,只是想帮助自己理解) 在STM32中,有五个时钟源,为HSI.HSE.LSI.LSE.PLL. HSI是高速内部时钟,RC振荡器,频率为8MHz. HSE是高速外部时钟,可接石英/陶瓷谐振器,或者接外部时钟源,频

(5)MSP430F5529 统一时钟系统UCS

之前有一点漏说明了,先补充上:还有一个模块时钟源:MODOSC,产生MODCLK时钟源信号,一般只为闪存控制模块和ADC12模块提供服务. 该模块不被使用时自动关闭,任何模块对该时钟源提出使用要求时,MODOSC无需被使能即可响应该请求.430F5529中MODCLK为5MHZ. *************************************************************** MSP430F5529有多个时钟源,而且很多模块其时钟源都是可以自由选择的.此外,由于一般

STM32时钟系统

一.在STM32中,有五个时钟源,为HSI.HSE.LSI.LSE.PLL. ①HSI是高速内部时钟,RC振荡器,频率为8MHz. ②HSE是高速外部时钟,可接石英/陶瓷谐振器,或者接外部时钟源,频率范围为4MHz~16MHz.一般接8MHZ. ③LSI是低速内部时钟,RC振荡器,频率为40kHz. ④LSE是低速外部时钟,接频率为32.768kHz的石英晶体. ⑤PLL为锁相环倍频输出,其时钟输入源可选择为HSI/2.HSE或者HSE/2.倍频可选择为2~16倍,但是其输出频率最大不得超过72

FPGA基础知识6(FPGA时钟系统及多时钟系统处理)

需求说明:FPGA基本知识 内容       :第一部分  FPGA各个时钟说明 第二部分  FPGA时钟总结 第三部分  异步时钟同步化及门控时钟 来自       :时间的诗 第一部分  FPGA各个时钟说明 来自:http://blog.chinaunix.net/uid-7547035-id-60220.html 1.         FPGA的全局时钟是什么? FPGA的全局时钟应该是从晶振分出来的,最原始的频率.其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的. 2

MSP430F5438A的时钟系统

现在在做的温控部分算法,需要每隔0.25s采集一次温度数据,然后计算出相应的控制量,并以PWM的形式输出.为了实现这个功能,时钟系统是不可或缺的,现就MSP430F5438A的时钟系统进行研究. MSP430F5438A 里面有三个计时器,如下图所示 这三个计时器为TA0,TA1,TB0.TA0有5个capture/compare 寄存器, TA1有3个, TB0 有7个. TA0 is a 16-bit timer/counter (Timer_A type) with five captur

嵌入式Linux裸机开发(六)——S5PV210时钟系统

嵌入式Linux裸机开发(六)--S5PV210时钟系统 一.时钟系统简介 外设工作需要一定频率的时钟,这些时钟都由系统时钟提供.系统时钟一般由外部低频24MHZ晶体振荡器通过锁相环电路PLL倍频产生.通过外部的低频晶体振荡器产生系统时钟不仅可以减少干扰还可以降低成本.外设的工作频率越高,功耗越高,越不稳定.通过关闭外设的时钟可以关闭外设. 二.时钟域 S5PV210 中包含 3 大类时钟 domain, 分别是主系统时钟 domain (简称 MSYS).显示相关的时钟 domain (DSY

9.S5PV210的时钟系统

1.时钟域:MSYS.DSYS.PSYS(1)因为S5PV210的时钟体系比较复杂,内部外设模块太多,因此把整个内部的时钟划分为3大块,叫做3个域.(2)MSYS: CPU(Cortex-A8内核).DRAM控制器(DMC0和DMC1).IRAM&IROM······(3)DSYS: 都是和视频显示.编解码等有关的模块(4)PSYS: 和内部的各种外设时钟有关,譬如串口.SD接口.I2C.AC97.USB等.(5)为什么内部要分为3个域,怎么划分的?因为210内部的这些模块彼此工作时钟速率差异太