信号与电源完整性(2)

第三章 阻抗与电气模型

阻抗:电压与电流之比,用Z表示,Z = V / I,当信号沿互连传播时,它将不断地探测互连的阻抗,并作出相应的反应。

它(阻抗)是描述互连的所有重要电气特性的关键术语,知道了互连的阻抗和传播时延,也就知道了它的几乎所有电气特性。

3.1 用阻抗描述信号完整性

  以下4类基本信号完整性问题都可以用阻抗加以描述。

1.任何阻抗突变都会引起电压信号的反射和失真,这会使信号质量出现问题。如果信号感受到的阻抗保持不变,就不会发生反射,信号也不会失真。衰减效应是由串联和并联阻性阻抗引起的。

2.信号的串扰是由两条相邻信号线条(还有它们的返回路径)之间电场和磁场的耦合引起的,信号间的互耦电容和互耦电感形成的阻抗决定了耦合电流和耦合电压的值。

3.电源供电轨道的塌陷实际上与电源分配网络(PND)的阻抗有关。系统中必然流动着一定的电流量,以供给所有的芯片。当芯片的电流切换时,由于电源和地之间存在着阻抗,就会形成压降。这个压降意味着电源轨道和地轨道从标称值向下塌陷。

4.最大的电磁干扰根源是流经外部电缆的共模电流,此电流由地平面上的电压引起。在地平面上返回电流路径的阻抗越大,电压降即低弹就越大,由它再激起辐射电流。减少电缆电磁干扰的最常用办法是在电缆周围使用铁氧体扼流圈,这主要是为了增加共模电流所受到的阻抗,从而减少共模电流。

阻抗是解决信号完整性问题方法学的核心。为了把物理系统设计成我们希望的最佳性能,就需要把所设计的物理结构转化为与之等效的电路模型,这个过程称为建模。

所建电路模型的阻抗决定了互连怎样影响电压和电流信号。只要建立了电路模型,就能使用电路仿真器预估电压源受到互连阻抗影响后的新波形。或者,使用驱动器及互连行为模型预估信号与阻抗相互作用行为的性能。这个过程称为仿真。

最后,分析预估的波形以确定它们是否满足时序,失真或噪声指标。

建模和仿真这两个关键步骤的基础是:把物理特性转换成阻抗特性,分析阻抗对信号的影响。

3.2 阻抗的含义


Z = V / I  单位:Ω

原文地址:https://www.cnblogs.com/RefrainH/p/11972768.html

时间: 2024-08-30 06:10:59

信号与电源完整性(2)的相关文章

信号与电源完整性(3)

第四章 电阻的物理基础 4.1 将物理设计转化为电气设计 建模就是将物理设计中线的长.宽.厚和材料特性转化为R,L和C的电气描述形式. 第五章 电容的物理基础 电容器实际上是由两个导体构成的,任何两个导体之间都有一定量的电容. (该电容量本质上是对两个导体在一定电压下存储电荷能力的度量) 5.1 电容器中的电流流动 如前所述,只有当两个导体之间的电压变化时,才会有电流流经电容器. 流经电容器的电流可表示为:              当 dV/dt 保持不变时,电容量越大,流过电容的电流就越大.

电源分配系统及电源完整性

所谓电源分配系统(PDS)是指将电源(Power Source)的功率分配给系统中各个需要供电的设备和器件的子系统.在所有的电气系统中均存在电源分配系统,譬如一栋大楼的照明系统,一台示波器,一块PCB板,一个封装,一个芯片,其内部均存在电源分配系统. PCB上的电源分配系统 在一般的产品中,电源分配系统包含从电压调节模块(VRM)到PCB板.封装,再到芯片内所有的互连.可分为四个区段: 电压调节模块(VRM)包括其滤波电容--电源: PCB板上的Bulk电容.高频去耦电容.互连线.过孔.电源/地

电源完整性设计

电源完整性 (1)为什么要重视电源噪声 芯片内部有成千上万个晶体管,这些晶体管组成内部的门电路.组合逻辑.寄存器.计数器.延迟线.状态机.以及其他逻辑功能.随着芯片的集成度越来越高,内部晶体管数量越来越大.芯片的外部引脚数量有限,为每一个晶体管提供单独的供电引脚是不现实的.芯片的外部电源引脚提供给内部晶体管一个公共的供电节点,因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递. 对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步,但是由于内部延时的差别,各个晶体管的状态转换不可能是严格

电源完整性的很好的解释

电源和地层大块平面间构成了谐振腔,高速数字信号经过时,犹如快艇在湖面掀起一阵波浪,电源地之间电压起了波动.既然是谐振(机械上叫共振),就要固有频率,这个固有频率是与电源和地平面的形状.中间的介质参数(介电常数.损耗.厚度)有关系的.一旦这些参数定下来,固有频率就定下来了,犹如铜锣一旦造好,它能发出的声音就固定了.固有频率有很多,犹如铜锣发出的声音有很多谐波一样.对于pcb这个铜锣,打击它的锤子就是高速信号.高速信号含有丰富的频谱成分,其中有一些跟PCB电源地的固有频率一样,那么就波动了.如果,固

PCB电路中的电源完整性设计

在电路设计中,一般我们很关心信号的质量问题,但有时我们往往局限在信号线上进行研究,而把电源和地当成理想的情况来处理,虽然这样做能使问题简化,但在高速设计中,这种简化已经是行不通的了.尽管电路设计比较直接的结果是从信号完整性上表现出来的,但我们绝不能因此忽略了电源完整性设计.因为电源完整性直接影响最终PCB板的信号完整性.电源完整性和信号完整性二者是密切关联的,而且很多情况下,影响信号畸变的主要原因是电源系统.例如,地反弹噪声太大.去耦电容的设计不合适.回路影响很严重.多电源/地平面的分割不好.地

Cadence 电源完整性仿真实践(一)

软件版本:Cadence 16.5 使用工具:Allegro PCB PI Option XL Power Integrity 使用资源:仿真实例下载地址:http://download.csdn.net/detail/wu20093346/7660995 仿真目的:根据单节点仿真的结果去选择去耦电容器,从而使PCB满足所设定的目标阻抗 1.创建新的PCB文件 打开Allegro PCB PI Option XL: 新建一个board,输入名字为PI_Allegro,设置英文路径. 2.启动电源

电源完整性的非常好的解释

电源和地层大块平面间构成了谐振腔.快速数字信号经过时.宛如快艇在湖面掀起一阵波浪,电源地之间电压起了波动.既然是谐振(机械上叫共振),就要固有频率.这个固有频率是与电源和地平面的形状.中间的介质參数(介电常数.损耗.厚度)有关系的. 一旦这些參数定下来,固有频率就定下来了,宛如铜锣一旦造好,它能发出的声音就固定了.固有频率有非常多,宛如铜锣发出的声音有非常多谐波一样. 对于pcb这个铜锣,打击它的锤子就是快速信号.快速信号含有丰富的频谱成分,当中有一些跟PCB电源地的固有频率一样,那么就波动了.

Cadence 电源完整性仿真实践(二)

通过以上步骤对每个平面进行了单节点分析并观测了响应曲线,接下来将观测平面对的目标阻抗是否满足要求,通过选择电容器的方法来减小含有电容器阻抗响应曲线中的反谐振波峰.在SigWave窗口中所显示的Impendance with Caps曲线上单击鼠标右键,选择Add Marker->Vertical,拖动垂直游标,移动到响应曲线的反谐振波峰处.反谐振波峰大概发生在39MHz,这就意味着将选择谐振频率接近39MHz的电容器来减小反谐振波峰. 在Power Integrity Design & An

数字时序:时钟信号、抖动、迟滞和眼图

数字时序:时钟信号.抖动.迟滞和眼图 转自[http://www.mr-wu.cn/digital-timing-clock-signals-jitter-hystereisis-and-eye-diagrams/] 信号与电源完整性 by xfire 时钟信号 Clock Signals 发送数字信号其实发送的就是一串由0或1组成的数字序列. 然而,与不同设备进行通信时,时序信息要与发送的比特位相关联. 数字波形作为时钟信号的参考. 您可以将时钟信号看成是一个指挥者,它为数字电路系统的各个部分