Modelsim仿真tcl脚本与wave.do文件

Modelsim的仿真,如果一直使用图形界面建工程,编译,仿真,一个个加入观察波形的话,未免复杂了一些,尤其是当工程较大,需要观察的信号较多时,下面贴出一些常用的tcl脚本命令和wave.do常用语法:

vsim.tcl仿真脚本:

vlib compress_lib

vmap compress_lib compress_lib

set verilog_file_list [ glob verilog/compress/*.v ]

foreach i $verilog_file_list {

vlog -work compress_lib $i

}

vlib uncompress_lib

vmap uncompress_lib uncompress_lib

set verilog_file_list [ glob verilog/uncompress/*.v ]

foreach i $verilog_file_list {

vlog -work uncompress_lib $i

}

vlib common_lib

vmap common_lib common_lib

set verilog_file_list [ glob verilog/common/*.v ]

foreach i $verilog_file_list {

vlog -work common_lib $i

}

vlib work_lib

vmap work work_lib

set verilog_file_list [ glob verilog/*.v ]

foreach i $verilog_file_list {

vlog -L compress_lib -L uncompress_lib -L common_lib -work work_lib $i

}

vsim -t ps -voptargs=\"+acc\" -L secureip -L xilinxcorelib -L unisims_ver  -L compress_lib -L uncompress_lib -L common_lib common_lib.glbl  work_lib.testbench

# Turn off IEEE library warnings

set NumericStdNoWarnings 1

set StdArithNoWarnings 1

do wave_me.do

run -all

wave.do波形观察文件内容示例:

onerror {resume}

quietly WaveActivateNextPane {} 0

add wave -noupdate -format Logic -radix binary /testbench/clk_200

add wave -noupdate -format Logic -radix binary /testbench/rstn

add wave -noupdate -divider {incross fifo in  signals}

add wave -noupdate -format Logic -radix binary /testbench/stest_wvalid

add wave -noupdate -format Logic -radix binary /testbench/stest_wready

add wave -noupdate -format Logic -radix hex /testbench/matlab_in

add wave -noupdate -format Logic -radix decimal /testbench/stest_wdata_re

add wave -noupdate -format Logic -radix hex /testbench/stest_wdata

add wave -noupdate -divider {signals}

add wave -noupdate -format Logic -radix binary /testbench/clk_200

add wave -noupdate -format Logic -radix binary /testbench/incross_m_valid

add wave -noupdate -format Logic -radix binary /testbench/incross_m_ready

add wave -noupdate -format Logic -radix decimal /testbench/incross_m_data_re

add wave -noupdate -format Logic -radix decimal /testbench/s_axi_tdata

add wave -noupdate -format Logic -radix decimal /testbench/incross_wr_data_count

add wave -noupdate -format Logic -radix decimal /testbench/incross_rd_data_count

TreeUpdate [SetDefaultTree]

WaveRestoreCursors {{Cursor 1} {200 ns} 0}

WaveRestoreZoom {0 ps} {200 ns}

configure wave -namecolwidth 150

configure wave -valuecolwidth 100

configure wave -justifyvalue left

configure wave -signalnamewidth 1

configure wave -snapdistance 10

configure wave -datasetprefix 0

configure wave -rowmargin 4

configure wave -childrowmargin 2

configure wave -gridoffset 0

configure wave -gridperiod 1

configure wave -griddelta 40

configure wave -timeline 0

时间: 2024-11-10 08:53:36

Modelsim仿真tcl脚本与wave.do文件的相关文章

Modelsim仿真.do脚本示例

#"#"为注释 #删除原有工程,需重启Modelsim #vdel -all -lib work #退出当前仿真 quit -sim #清空命令行显示 .main clear #创建库,是实际存在的物理库 vlib ./lib vlib ./lib/design_workvlib ./lib/sim_workvlib ./lib/altera_work #映射逻辑库到指定的物理库 vmap d_work ./lib/design_workvmap s_work ./lib/sim_wo

Modelsim中使用TCL脚本编写do文件实现自动化仿真

通常我们使用Modelsim进行仿真,是通过图形界面点点点来进行操作,殊不知Modelsim完美支持TCL脚本语言及批处理命令do文件.简单来说就是从你修改完代码后到你重新编译把需要的信号拉出来查看,现在只需要一个动作即可完成.大大提高了工作效率,博主之前也是点点点了好久,最后发现有这么好的仿真技巧,真是相见恨晚. 下面列举一些常见的TCL脚本命令 Run do文件的一些常用命令 #打开现有工程 project open C:/Users/jayash/Desktop/sim/ImageProc

88.modelsim仿真do文件相关技巧

网上的关于DO文件的编写好像资料不多,比较杂,所以本人总结一下常用的简单语法,方便大家查看.其实本人也刚接触DO文件没多久,有纰漏很正常,欢迎指正批评,互相学习.PS:写得有点乱   还有一个值得注意的是 我在看到这篇文章的时候我正在仿真一个verilog文件,文件中调用了一个ROM , 但是我怎么仿真 rom的输出文件都有问题, 经过一个QQ好友的指点,我发现竟然是我 QUARTUS 下考过来的库文件 有问题, 自此提醒遇到过此问题 但还没有解决的同学.. 一.DO文件的简介和工作方式 DO文

Modelsim的自动化脚本仿真平台

自动化仿真平台由tcl语言搭建,大规模设计使用此平台让仿真便捷不少.大体上用tcl语言进行modelsim仿真的流程如下: 1. 建立库 2. 映射库到物理目录 3. 编译源代码 4. 启动仿真器 5. 执行仿真 tcl语言的语法 vlib :建立库.格式 vlib<library name> .库名缺省值是work vmap:映射逻辑库名,将逻辑库名映射到库路径.语法格式vmap work <library name> vdir:显示指定库内容.语法格式vdir –lib <

modelsim仿真rom.mif文件配置需要绝对路径

昨晚用modelsim仿真ROM,居然输出的数据全部都是000.这个在以前是没有过的.难道modelsim坏了?我试了一个以前的rom测试文件,居然显示正常.这就怪了.难道2个月没碰就这么生疏了? 然后开始找原因.最后看到一个帖子说,如果rom无输出,可能是IP核配置文件的,初始化文件需要使用绝对路径.然后我就把配置文件的初始化mif改成了绝对路径.居然就好了. 但是我查看了下以前的测试.也没有是绝对路径啊.唉~~~只能说modelsim还有待加强啊! modelsim仿真rom.mif文件配置

在Quartus中如何使用TCL脚本文件配制管脚

quartus软件分配管脚的方法有两种,一是选择菜单"assignments->pins"进入管脚分配视图手动分配:第二种方法是利用tcl脚本文件自动分配.这里我来介绍第二种方法. 1.生成tcl文件,按图例顺序操作 其中Tcl Script File name 是文件路径 2 找到"set_location_assignment"字段编辑管脚. 第一次配制时,没有set_location_assignment语句,自已在set_global_assignme

modelsim仿真脚本化环境

刚开始学习modelsim仿真的时候,基本上都是按照图形界面的流程,建立工程-->添加设计代码-->编译-->打开仿真波形界面.但是,每次重复这些操作会感到很繁琐,而且,对于大的工程,动辄几十上百个设计文件,一个一个添加,费时费力又容易遗漏,所以想提高效率,脚本化环境是最佳的选择. 以下是自己在参考了网上一些资料和教程之后,整理的modelsim仿真脚本,供大家参考,也希望能有高人多多指教. 脚本的功能: 自动搜索源代码并生产filelist文件 自动编译并根据需要是否打开图形界面,并自

ModelSim仿真入门 精讲

ModelSim仿真入门之一:软件介绍 编写这个教程之前,为了让不同水平阶段的人都能阅读,我尽量做到了零基础入门这个目标,所有的操作步骤都经过缜密的思考,做到了详细再详细的程度. 如果您是FPGA开发方面的初学者,那么这个教程一定能够帮助你在仿真技术上越过新人的台阶:如果您是FPGA开发的老手,这篇文档也并非对您没有帮助,您可以把教程发给其他刚入门的同事,免去您亲自上阵指导的麻烦,把主要的精力放在更有价值的地方. 一.FPGA设计仿真验证简介 严格来讲,FPGA设计验证包括功能仿真.时序仿真和电

Quartus和Modelsim仿真ROM模块

新建一个工程 选择工程保存路径,为工程取一个名字 Page 2 of 5 直接点击next ? ? Page 4 of 5 直接点击next ? 下面为工程添加文件 ? 需要注意模块名和模块所在文件的文件名要一致,下面的代码保存在Wave.v这个文件中 module Wave( input i_clk, input i_rst_n, output reg[7:0] led ); ? parameter Delay500MS = 10; ? reg clk_led; reg[24:0] cnt;