STM8S STM8L引脚如何配置最低(转)

源:STM8S STM8L引脚如何配置功耗最低

STM8S无任何外围电路 单片机CAP接104电容 复位接上拉电阻,其它引脚全部悬空,利用以下程序测试电流如下:(以前也用STM8L做过类似实验,情况也基本同下)

另外打开AWU 电流就变成了200uA 如果开了看门狗,就成了500uA ,这两个参数不是太好,不太适合带有周期唤醒的电池的应用

定时器和串口休眠后对功耗基本无影响 整机依然为4.7uA

单独一个引脚悬空会浪费4UA电流 如果将这个悬空的脚内部或外部上拉或下拉,电流都会变小

//GPIO_MODE_OUT_OD_LOW_SLOW  4.8uA
//GPIO_MODE_IN_FL_NO_IT     390uA
//GPIO_MODE_IN_PU_NO_IT     4.7uA
//GPIO_MODE_OUT_PP_HIGH_SLOW 4.8uA
//GPIO_MODE_OUT_OD_HIZ_SLOW  44.3uA

#define  gpio_mode  GPIO_MODE_OUT_PP_HIGH_SLOW

void main(void)
{
    MY_GPIO_Init(GPIOA,0XFF,gpio_mode);//
    MY_GPIO_Init(GPIOB,0XFF,gpio_mode);//
    MY_GPIO_Init(GPIOC,0XFF,gpio_mode);//
    MY_GPIO_Init(GPIOD,0XFF,gpio_mode);//

    halt();
}
时间: 2024-11-10 00:04:15

STM8S STM8L引脚如何配置最低(转)的相关文章

STM8S 独立看门狗配置及使用

//独立看门口的时钟来源 内部低速时钟 128khz 除以2 即64khz //选择 IWDG_Prescaler_128 //64/128 =0.5 khz 2ms周期 #define IWDG_500MS_REST (uint8)250 #define IWDG_400MS_REST (uint8)200 #define IWDG_300MS_REST (uint8)150 #define IWDG_250MS_REST (uint8)125 #define IWDG_200MS_REST

STM8s在利用库配置端口的小问题

在应用的时候PA2口需要设置成推挽输出,控制一个外部电源开关,端口初始化程序如下: GPIO_DeInit(GPIOA); GPIO_Init(GPIOA,GPIO_PIN_2,GPIO_MODE_OUT_PP_HIGH_SLOW); 在设置完后,端口会马上输出高电平,于是又加了一句: GPIO_WriteLow(GPIOA,GPIO_PIN_2); 完成之后,发现被供电的器件在第一次上电的时候会被触发,而程序并没有在PA2输出高电平.这个被供电器件配有供电电池如果检测到端口有高电平就会启动,

STM32F0xx_USART收发配置详细过程

前言 串口对于处理器来说算是一种标配,也是在软件开发中必不可少的,那就是使用串口来调试信息(打印出相应的信息).STM32F0系列的芯片,串口根据型号不同,数量也不同,从1个到8个不等. 今天主要总结串口简单且常用的功能,发送字符和中断接收字符.今天提供的串口发送功能将在后面的各个模块总结中都需要使用到,主要用于验证和测试各项功能的正确性. 本着免费分享的原则,如果你觉得分享内容对你有用,请关注微信公众号“EmbeddDeveloper”还有更多精彩内容等着你.   下载 ST标准外设库和参考手

am335x mux配置

/**************************************************************** * am335x mux配置 * * am335x的引脚复寄存器是CONTROL_MODULE Register(芯片手册Chapter 9) * 本文主要分析板级文件中如何实现复用. * * 参考链接: * http://blog.chinaunix.net/uid-29745891-id-4348350.html * * Tony Liu, 2016-4-30,

Altera 的 FPGA 的 AS、PS 和 JTAG 配置模式

FPGA 器件有三种配置下载方式:主动配置方式(AS)和被动配置方式(PS)和最常用的(JTAG)配置方式. AS 模式(Active Serial Configuration Mode): FPGA 器件每次上电时作为控制器,由 FPGA 器件引导配置操作过程,它控制着外部存储器和初始化过程,从配置器件 EPCS 主动发出读取数据信号,从而把 EPCS 的数据读入 FPGA 中,实现对 FPGA 的编程配置数据通过 DATA0 引脚送入 FPGA,配置数据被同步在 DCLK 输入上,1 个时钟

adc mda 的一些配置,,,非常感谢分享这些内容的人

1.  对于ADC来说,我们关注的是它的分辨率.转换速度.ADC类型.参考电压范围. A. 分辨率,12位分辨率,最小量化单位LSB=VREF+/212 B. 转换时间,可编程的,采样一次至少要用14个ADC时钟周期,而ADC时钟频率最高为14MHz,也就是说它的最短采样时间为1us C. ADC类型,类型决定了性能的极限,stm32是逐次比较型ADC D. 参考电压范围,当需要测量负电压或测量的信号超出范围时,要先经过运算电路进行平移或利用电阻分压 2.  ADC工作过程分析,ADC部件要受到

STM32F0xx_DAC输出电压配置详细过程

前言 数模转换DAC的功能在现实应用中所占的分量,相对定时器TIM.串口USART等要小的多,这也是ST为什么内部集成DAC模块相对来说不是那么多的原因.但在有需要使用数模转换功能的项目中,自带的这个DAC模块基本上可以取代外挂一片DAC芯片,因为自带的这个模块功能也很强大,只需要简单的配置一下就可以输出指定的电压信号(如:PWM波形.三角波.正选波),中途无需要软件干预.当然,今天提供的软件工程只有输出电压的基本操作,没有输出特殊的波形.但是,当你了解输出电压的原理之后,以后你想输出这些特殊的

如何利用TCL文件给FPGA分配引脚

利用TCL文件来配置FPGA引脚十分方便,不仅可以配置引脚,还可以修改器件,配置示使用引脚为三态,时序约束等等,因此一般情况下我们都选择利用该法法来对FPGA的引脚进行配置,具体步骤如下: (1) 建立一个TCL文件,其实很简单,点击New选项,选项卡中选择TclScript File文件即可,也可以直接新建一个文件,然后将其后缀名改为tcl即可. (2) 编写tcl文件,下面举一个例子: #----------------------------------------------------

[FPGA]FPGA配置(AS、PS、JTAG)

FPGA配置 作者:长江学者 2007-11-23 09:51:29 标签: 我记录我的校园知识/探索 很多兄弟对于CPLD下JTAG的下载很熟悉了,可转到FPGA来的时候,多多少少有些迷惑,怎么出现配置芯片了,为什么要用不同的下载电缆,不同的下载模式?我就自己知道的一点东西谈一些个人的见解,并发一些资料.希望路过的朋友喝个采,版主给点威望.有问题大家也一起讨论,欢迎拍砖. 1.FPGA器件有三类配置下载方式:主动配置方式(AS)和被动配置方式(PS)和最常用的(JTAG)配置方式. AS由FP