FFT IP核调用与仿真之SCALE压缩因子设置

关于FFT IP核的配置,网上有很多相关的资料可以参考,但是唯独涉及到scaled压缩因子设置这个参数,资料却非常匮乏,这是个什么参数,应该整么设置,设置后对结果输出会有什么影响,整样才能知道它设置的合理不合理?

先来看一下官方说明手册里关于scaled的说明:

翻译过来就是:对于Pipelined Streaming I/O结构,将临近的一对基2阶组在一起,即阶0和阶1为组0,阶2和阶3为组1,阶4和阶5为组2等等。例如数据长度N=1024,Scale_SCH = [10 10 00 01 11]表示对组0(阶0和阶1)右移位3,对组1(阶2和阶3)右移位1,对组2(阶4和5)没有移位,对组3(阶6和7)右移位2,对组4(阶8和9)右移位2。但是要注意,如果变换长度N不是4的幂次方时,最后一组只包含一个基2阶,只能用00或者01表示,例如数据长度N=512时,Scale_SCH = [10 10 10 10 10]的设置则是无效的,而Scale_SCH = [01 10 10 10 11]的设置就是有效的。对于Scale_SCH的位宽,针对Pipelined Streaming I/O结构和Radix-4,Burst I/O结构,位宽为2*ceil(0.5*log2(N)),对于Radix-2,Burst I/O和Radix-2 Lite,Burst I/O结构,位宽为2*log2(N),其中N为转换数据长度。

1)scaled的作用是什么?

scaled是压缩比例参数,由于多点运算的FFT的计算量比较大,合理设置scaled可以减少资源的消耗;

2)scaled如何设置?

参照数据手册的说明,下面举例说明scaled的设置方法:

设 N=512: 由于变换长度N不是4的幂次方,最后一组只包含一个基2阶,只能用00或者01表示, 设scaled的位宽是8位:  XX(阶3)  XX(阶2)   XX(阶1) XX(阶0)

a、设置 scaled=8‘b 00 11 11 11 ----- 赋值合理,表示压缩 2^(3+3+3)=2^9=512 倍 ;

b、设置 scaled=8‘b 11 11 11 11 ----- 赋值不合理,最高阶只能是00或者01,不能是11;

设 N=1024: 由于变换长度N是4的幂次方,对最高阶的赋值没有要求,设scaled的位宽是10位:XX(阶4)XX(阶3)  XX(阶2)   XX(阶1) XX(阶0)

、a、设置 scaled=10‘b 11 00 11 10 00----- 赋值合理,表示压缩 2^(3+0+3+2+0)=2^8=256倍 ;

b、设置 scaled=10‘b10 10 10 10 10 ----- 赋值合理,表示压缩 2^(2+2+2+2+2)=2^10=1024倍 。

对scaled进行赋值之后,IP核的输出结果可进行移位还原为真实值,这样就可以将输出结果放到MATALB等数学工具中,对自己的输出结果进行直观的图示验证。

另外,FFT IP核有ovflo这个信号,可以将它引出来,可以直观在仿真波形中查看自己的scaled是否设置合理,如果设置的数值不够大,ovflo会溢出显示为高电平。

至此,关于scaled这个参数的设置讲解完毕。

原文地址:https://www.cnblogs.com/tanqiqi/p/11359321.html

时间: 2024-10-31 21:08:03

FFT IP核调用与仿真之SCALE压缩因子设置的相关文章

Quartus II 与ModelSim-Altera联合仿真FFT IP核之FFT IP调用与例程数据验证-lab1

编译 仿真文件编写 仿真结果 数据结果对比 Modelsim输出的数据测试可以和matlab example里面matlab输出的数据进行对比,对比结果如下,结果表明与matlab输出的处理结果一致,验证了FFT IP核的正确性.

Quartus II 与ModelSim-Altera联合仿真FFT IP核之FFT IP核分析

FFT IP Core Features 参数设置 FFT IP核有4种模式,分别为: 突发模式(Burst): 缓存突发模式(Buffered Burst): 流模式(Streaming): 可变流模式(Variable Streaming): 前3中模式运算速度依次增大,占用资源也依次增加,第4种模式(Variable Streaming)可以用于在线改变FFT的大小.速度和流模式差不多,资源占用更多. 分为基本配置和高级配置两种,基本配置包括配置FFT ip核的变换长度,FFT还是IFFT

QuartusII 13.0 PLL IP Core调用及仿真

有一个多月没用用Quartus II了,都快忘了IP 是怎么用调用的了,还好有之前做的笔记,现在整理出来,终于体会到做笔记的好处. 一.  QuartusII的pll的调用 打开软件界面 Tool——megawizard plug-in manage 选择——next 选择,输入IP核名称,next 按如图所示参数,配置IP核. 添加复位信号,添加locked,锁相完成信号,为了更好的管理工程模块,然后一直next到如下界面(areset是低电平时PLL正常工作还是高电平时PLL正常工作,loc

FPGA基于ISE的DDR3的IP核调用以及历程仿真

上一节.我们已经把USB2.0的同步读写都调试通过,包括使用CHIPSCOP抓取波形,但是USB2.0的功能绝不是仅仅这些,但是基于本次项目我们只需要这些.那么下来就是我们要讲解一下几乎每一个大项目都要用到的DDR. 具体关于DDR的一些基础知识,大家自行补习.话不多说.开始吧. 第一步:创建DDRIP.如下图所示,DDR 是在MIG中 第二步:在这步中,有四个选项,分别是创建一个DDR.使用XILINX自带的DDR,更新已存在的DDR.DDR的名字.这里我们选择第一个创建DDR,名字不做改变(

Xilinx FFT IP v9.0 使用

该ip用于实现N=2**m(m=3~16)点FFT的变换, 实现的数学类型包括: A)      定点全精度 B)      定点缩减位宽 C)      块浮点 每一级蝶型运算后舍入或者取整.对于N点运算,FFT还是逆FFT,scaling策略以及循环前缀的长度是运行时可配置的,可随帧改变,改变变换点数会复位FFT ip核. 有四种可选择的FFT的实现架构: 1)  PipelinedStreaming I/O 2)  Radix-4Burst I/O 3)  Radix-2Burst I/O

调用altera IP核的仿真流程—上

调用altera IP核的仿真流程—上 在学习本节内容之后,请详细阅读<基于modelsim-SE的简单仿真流程>,因为本节是基于<基于modelsim-SE的简单仿真流程>的基础上进行设计的,关于设计仿真流程的过程所涉及到的重复内容将不再详述,将会一笔带过,如果深入学习了<基于modelsim-SE的简单仿真流程>这一小节,则下面的内容将会非常的简单. 编写RTL功能代码 本小节通过调用altera的ROM宏功能模块,FPGA的ROM模块主要用于存储数据,可以在上电的

如何用ModelsimSE仿真IP核-以PLL为例

我们之前介绍了如何使用Modelsim SE进行仿真和利用do文件的仿真方法,但是其中待仿真的模块是我们自己编写的Verilog模块,但是在实际工作中,我们的设计中会经常用到FPGA厂商给我们提供的现成模块-IP核,这些模块我们看到不到源代码,只知道IP核的端口信息,当我们要仿真的时候,同样要向Modelsim提供这些IP核的信息,而FPGA厂商也会给我们提供相应的IP核的编译库文件,我们如果设计中包含这些IP核,就必须在仿真之前,将这些库文件编译到Moldelsim 的库中去.其实IP核只是我

【OpenHW12参赛手记】ZedBoard-自定义IP核实现+PS成功调用【详细步骤+流程介绍+源码】 转载

文章来源 图片无法复制,请看原文 http://www.eefocus.com/jefby1990/blog/13-03/291975_490bc.html [OpenHW12参赛手记]ZedBoard-自定义IP核实现+PS成功调用[详细步骤+流程介绍+源码] 2013-03-07 17:56:30 分享: (图片请点击查看原图) 软件环境:WIN7_64 + ISE 14.4 (system_edition) 硬件:Zedboard.USB-Cable线 搭建图: 经过前几天的学习,查看数据

Xilinx Vivado的使用详细介绍(5):调用用户自定义封装的IP核

Zedboard OLED Display Controller IP v1 介绍 Author:zhangxianhe 本文档提供了快速添加,连接和使用ZedboardOLED v1.0 IP内核的说明.运行在ARM处理器系统上的测试应用程序用于通过其驱动程序的功能与IP进行通信. Vivado设计套件被用作开发环境.硬件验证是在Zedboard上完成的,然而,这个IP可以很容易地应用于其他主板或嵌入式系统. 平台 硬件:Zedboard xc7z020clg484-1 软件:Vivado 2