使用Cyclone IV控制DDR2

根据你的DDR2手册配置好megacore，megacore会生成一个example top；

在quartus中运行megacore生成的xxx_pin_assignments.tcl，指定DDR2 Pin的IO Standard；

在Pin Planner中将DDR2引脚指定到side，或指定到bank，或指定好DQS Pin，还可以顺便指定好CK/CK# Pin；

CK/CK#不能和用到的DQ/DQS在同一Pin group，pin group信息可以在Pin Planner中的芯片图四周查看；

确认编译message中没有critical warning；

layout时不要使用quartus没有自动分配上的Pin，因为除了一般性的DQ/DQS等规则外还有其他一些我们不知道的规则；

同一DQS组内的各DQ可以任意交换；各DQS组可以整体交换；CTL Pin可以任意交换。

再次强调，编译message不能有critical warning。

时间： 2024-10-29 06:35:58

使用Cyclone IV控制DDR2的相关文章

笔记之Cyclone IV 第一卷第一章FPGA 器件系列概述

因为本人用的黑金四代开发板,中央芯片采用ALTERA的cycloneIV E,所以就此器件阅读altera官网资料,并做相应的笔记,以便于以后查阅 Cyclone IV 器件系列具有以下特性:■ 低成本.低功耗的 FPGA 架构:■ 6 K 到 150 K 的逻辑单元■ 高达 6.3 Mb 的嵌入式存储器■ 高达 360 个 18 × 18 乘法器,实现 DSP 处理密集型应用■ 协议桥接应用,实现小于 1.5 W 的总功耗 逻辑单元 15408 嵌入式存储器 504Kbits 嵌入式18*18

笔记之Cyclone IV 第一卷第二章Cyclone IV器件的逻辑单元和逻辑阵

逻辑单元 (LE) 在 Cyclone IV 器件结构中是最小的逻辑单位.LE 紧密且有效的提供了高级功能的逻辑使用.每个 LE 有以下特性 ■ 一个四口输入的查找表 (LUT),以实现四种变量的任何功能■ 一个可编程的寄存器■ 一个进位链连接■ 一个寄存器链连接■ 可驱动以下的相互连接:■ 本地■ 行■ 列■ 寄存器链■ 直联■ 寄存器套包支持■ 寄存器反馈支持 您可以对每个 LE 配置可编程的寄存器为 D. T. JK, 或 SR 触发器操作.每个寄存器上有数据,时钟,时钟使能和清零输入.全

笔记之Cyclone IV第一卷第四章Cyclone IV器件中的嵌入式乘法器

嵌入式乘法器可以配置成一个 18 × 18 乘法器,或者配置成两个 9 × 9 乘法器.对于那些大于18 × 18 的乘法运算 ,Quartus II 软件会将多个嵌入式乘法器模块级联在一起.虽然没有乘法器数据位宽的限制,但数据位宽越大,乘法运算就会越慢. 除了 Cyclone IV 器件中的嵌入式乘法器,通过将 M9K 存储器模块用作查找表 (LUT) 可以实现软乘法器. 根据乘法器的操作模式,您可以将每个乘法器输入信号连接到输入寄存器,您可以单独地设置乘法器的每个输入是否使用输入寄存器. 根

笔记之Cyclone IV第一卷第三章器件中的存储器模块

嵌入式存储器结构由一列列 M9K 存储器模块组成,通过对这些 M9K 存储器模块进行配置,可以实现各种存储器功能,例如:RAM.移位寄存器. ROM 以及FIFO 缓冲器. M9K 存储器模块支持以下特性:■ 每模块 8,192 个存储器位 ( 包括奇偶校验位,每模块共 9,216 位 )■ 用于每一个端口的独立读使能 (rden) 与写使能 (wren) 信号 ■ Packed 模式,该模式下 M9K 存储器模块被分成两个 4.5 K 单端口 RAM■ 可变端口配置■ 单端口与简单双端口模式,

Cycone IV的DDR2硬件设计前验证

打算使用Cyclone IV的FPGA挂DDR2,按照流程,先使用Quartus跑IP,跑引脚分配,综合OK了再设计硬件,这部分主要是DM和DQS信号比较头疼,研究了好久才找到方法. 在Intel官网查找DDR2 IP的User Guide找到详细的IP描述文件参考链接: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_ddr_ddr2_sdram_hp.pdf?wapkw=ddr+an

Cyclone IV器件的逻辑单元

1. 逻辑单元 (LE) 在 Cyclone IV 器件结构中是最小的逻辑单位.LE 紧密且有效的提供了高级功能的逻辑使用.每个 LE 有以下特性:一个四口输入的查找表 (LUT),以实现四种变量的任何功能一个可编程的寄存器一个进位链连接一个寄存器链连接可驱动以下的相互连接:本地.行.列.寄存器链.直联. 2. 看下图,可以对每个 LE 配置可编程的寄存器为 D. T. JK, 或 SR 触发器操作.每个寄存器上有数据,时钟,时钟使能和清零输入.全局时钟网络,通用 I/O 管脚,任何内部逻辑都可

【小梅哥FPGA进阶学习之旅】基于Altera FPGA 的DDR2+千兆以太网电路设计

DDR2电路设计 在高速大数据的应用中,高速大容量缓存是必不可少的硬件.当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器,以及速度较高的双速率DDR.DDR2.DDR3型SDRAM存储器,DDR系列的存储器都需要FPGA芯片有对应的硬件电路结构支持.对于Altera Cyclone IV系列的FPGA,其最高支持到DDR2存储器(不支持DDR3存储器,到了Cyclone V系列的FPGA才支持DDR3存储器).芯航线AC6102开发板作为一个高速应用

FPGA设计——DDR2 (Altera)

DDR2 IP系统框图 2. IP参数设置 1) 时钟设置 PLL reference clock freqency是参考输入时钟,一般由外部晶振或外部PLL输出提供 Memory clock freqency是DDR时钟,一般CYCLONE IV最快只能支持200M,根据不同的型号和BANK而不同 Controller data rate有Full和Half模式,选择Half模式后,Local interface width会增加一倍 2)选择Memory Presets 根据电路中DDR2的

上位机串口控制FPGA开发板LED

实验目的: 上位机软件通过串口控制FPGA开发板上4个LED灯的亮灭,同时数码管显示LED灯亮的个数,实验效果如下图. 实验背景: 一直都想学习FPGA,这次算是入门了,我是看书学习的,所以FPGA的代码是参考着书本上的修改的,其实很高兴,因为这个实验是我自己发散出来的,书上的开发板和我用的开发板不一样,并且小软件也是自己用C#写的,总之,挺开心吧,本着开源的精神,所有的上位机代码和FPGA程序上传,如有需要请自行下载(点此下载).工作就没时间写教程之类的,简单的介绍一下吧 硬件平台: Cycl