PADS技巧--差分线画法

第一步：添加差分信号线。

1、用PADS router打开我们的工程文件，在Project Explorer中选择差分线网络，选中后“Ctrl+C”复制,如下图所示，

2、选中“Differential Pairs”,然后“Ctrl + V”粘贴，这样就将一对差分信号线添加到差分网络中，如下图所示

第二步：绘制差分线

1、选中差分线中的任意一根的引脚，然后按下“F3”，就会发现下图所示的

2、当差分线靠近另外一端的引脚时，停下来，按下鼠标右键选择“Complete”，这时剩下的走线就会自动完成。

3、这样一对差分信号线就走完了，如下图所示，

时间： 2024-11-25 14:21:34

PADS技巧--差分线画法的相关文章

PADS技巧--自动添加泪点

为PADS添加泪点,这样可以保证焊盘与走线之间的连接,同时提高了电器性能.添加方法:“Tools”下选择“option”(或者直接快捷键“Ctrl+Enter”),然后如下图所示勾选“Generate teardrops”选项.这样系统会自动给已有的焊盘添加泪珠,此后的布线也会自动在焊盘的连接处产生泪珠.如下图所示, 焊盘如下图所示, PADS技巧--自动添加泪点,布布扣,bubuko.com

PADS技巧——原点设置

执行setup->Set Origin,然后点击绘图区域想要设置为原点的位置.   PADS技巧--原点设置,布布扣,bubuko.com

Altium Designer 画"差分线"

Altium Designer 画"差分线" 如何在 Altium Designer 中快速进行差分对走线1:在原理图中让一对网络前缀相同,后缀分别为_N 和_P,并且加上差分队对指示.    让一对差分网络名称的前缀必须相同,后缀分别为_N 和_P: 左键点击Place\ Directives\Differential Pair,鼠标上就出现差分队对指示标志,给差分对 的两根线都加上差分队对指示,如下图所示. 2: 将差分信息加载到PCB 文件,并定义用户需要的差分规则.    (1

PCB差分线学习

问:何为差分信号? 答:通俗地说,就是驱动端发送两个等值.反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态"0"还是"1". 问:差分线的优势在哪? 答:差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面: a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消. b.能有效抑制EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的

差分线Layout的两个误区

误区一:认为差分线可以相互之间耦合,所以可以相互之间提供回流路径,不需要地作为回流路径: 其实在信号回流分析上,差分走线和普通的单端走线的机理是一致的,即高频信号总是沿着电感最小的回路进行回流.最大的区别在于差分线除了有对地的耦合之外,还存在相互之间的耦合,哪一种耦合强,哪一种就成为主要的回流通路.一般差分线之间的耦合只占10%-20%的耦合度,更多的还是对地耦合,所以差分线的主要回流路径还是地平面.当地平面发生不连续的时候,无参考平面区域,差分线间的耦合才会提供主要的回流通路. 误区二:认为等

PADS技巧——过孔定制与使用

PADS中提供了默认的过孔,但是在使用的过程中我们需要根据自己的空间大小设置适合自己的过孔.下面就先制作一个过孔. 一.过孔的定制. 1.如下图所示,“Setup”—>”Pad Stacks”. 2.如下图所示选择“Pad Stack Type”中的“Via”,这时就能看到“Decal name”中的过孔列表了.如图所示的“STANDARDVIA”为PADS系统默认的过孔. 3.再上图中点击“Add Via”按钮,开始制作一个定制的过孔. 4.如下图所示,先制作“Start”层,在层列表中选择“

PADS技巧——铺铜

本文介绍一下在PADS中铺铜的过程. 第一步:确定需要铺铜的区域.通过“copper pour”选择绘图工具,右键选择绘图模式.模式可以是矩形,圆形,路径等,要注意的是,预铺铜区域必须是封闭的. 第二步:设置铺铜规则: 规则:缺省规则 缺省规则:间距 第三步:开始铺铜 上图是填充模式选择,默认选择“Flood All”,然后点击“Start”按钮就开始铺铜了.

PADS技巧——光标切换

在PCB布线过程中,有时候适当的调整光标类型,会给设计带来极大的方便.那么在PADS软件中怎样设置光标呢? PADS软件的光标有几种模式,具体如下图所示.

PADS功能使用技巧（1）-最全面

一.如何走蛇形线? 蛇形线是布线过程中常用的一种走线方式,其主要目的是为了调节延时满足系统时序设计要求,但是设计者应该有这样的认识:蛇形线会破坏信号质量,改变传输延时,布线时要尽量避免使用,因此一块PCB上的蛇形线越多并不意味着越"高级".实际设计中,为了保证信号有足够的保持时间,或减小同组信号之间的时间偏移,往往不得不故意进行绕线,例如DDR*(DDR1/DDR2/DDR3)中的DQS与DQ信号组要求要严格等长以降低PCB skew,这时就要用到蛇形线. (1)设置蛇形线的参数.蛇形