STM32F103X datasheet学习笔记---Interrupts and events

1.前言

本章主要介绍STM32中断和事件相关的内容

2.NVIC

NVIC管理着包括内核异常等中断

  • 主要特性

68个外部中断源（不包含16个内部中断线）

可编程优先级为16级

低延迟异常和中断处理

电源管理控制

系统控制寄存器的实现

嵌套向量中断控制器(NVIC)和处理器核的接口紧密相连，可以实现低延迟的中断处理和高效地处理晚到的中断

2.1 systick校准值寄存器

系统嘀嗒校准值固定为9000，当系统嘀嗒时钟设定为9MHz(HCLK/8的最大值)，产生1ms时间基准。？？？

2.2 中断和异常向量

图 STM3210XXX中断向量表

时间： 2024-10-11 11:48:12

STM32F103X datasheet学习笔记---Interrupts and events的相关文章

STM32F103X datasheet学习笔记---RCC（reset and clock control）

1.前言 本文主要记录stm32 关于reset 和 clock部分 datasheet的内容. 2.reset 有三种类型的reset:system reset, power reset, backup domain reset system reset 系统reset会将所有的寄存器变成reset值(除clock控制寄存器中的标志位及backup domain中的寄存器) power reset //TODO backup domain reset //todo 3. clocks 3.1

STM32F103X datasheet学习笔记---USART

1.前言 通用同步异步收发器(USART)提供了一种灵活的方法与使用工业标准NRZ异步串行数据格式的外部设备之间进行全双工数据交换. USART利用分数波特率发生器提供宽范围的波特率选择. 它支持同步单向通信和半双工单线通信,也支持LIN(局部互连网),智能卡协议和IrDA(红外数据组织)SIR ENDEC规范,以及调制解调器(CTS/RTS)操作. 它还允许多处理器通信. 使用多缓冲器配置的DMA方式,可以实现高速数据通信. 2.USART主要特性

STM32F103X datasheet学习笔记---GPIOs and AFIOs

1.前言 每个GPIO端口有如下几个寄存器进行操作: 两个32位配置寄存器:GPIOx_CRL, GPIOx_CRH 两个32位数据寄存器:GPIOx_IDR, GPIOx_ODR 一个32位set/reset寄存器:GPOx_BSRR 一个16位reset寄存器:GPIOx_BRR 一个32位锁定寄存器:GPIOx_LCKR 注:GPIO_BRR和GPIO_BSRR支持读写的原子访问 每组GPIO的 port可以配置成如下的IO方式: 2.GPIO基本结构 图 标准GPIO位的基本结构 图 p

STM32F103X datasheet学习笔记---Flexible static memory controller (FSMC)

1.前言 FSMC模块能够与同步或异步存储器和16位PC存储器卡接口,它的主要作用是: 将AHB传输信号转换到适当的外部设备协议 满足访问外部设备的时序要求 所有的外部存储器共享控制器输出的地址.数据和控制信号,每个外部设备可以通过一个唯一的片选信号加以区分.FSMC在任一时刻只访问一个外部设备. 2.FMSC的主要功能 与具有静态存储器接口的器件接口,包括: ─ 静态随机存储器(SRAM) ─ 只读存储器(ROM) ─ NOR闪存 ─ PSRAM(4个存储器块) 两个NAND闪存块,支持硬件E

ARMV8 datasheet学习笔记5：异常模型

1.前言 2.异常类型描述 见 ARMV8 datasheet学习笔记4:AArch64系统级体系结构之编程模型(1)-EL/ET/ST 一文 3. 异常处理路由对比 AArch32.AArch64架构下IRQ 和Data Abort 异常处理流程图对比. 3.1 IRQ 路由 3.1.1.   AArch32 IRQ 路由 图 AArch32 IRQ 路由 3.1.2.    AArch64 IRQ 路由 图 AArch64 IRQ路由 图 AArch64 IRQ向量查找 3.2.     D

ARMV8 datasheet学习笔记4：AArch64系统级体系结构之编程模型（4）- 其它

1. 前言 2.可配置的指令使能/禁用控制和trap控制 指令使能/禁用 当指令被禁用,则这条指令就会变成未定义 指令Trap控制 控制某条或某些指令在运行时进入陷阱,进入陷阱的指令会产生trap异常,路由规则如下: (1)当前为EL1,则陷阱异常传递给EL1(HCR_EL2.TGE定义为1时,会路由到EL2); (2)当前为EL2,则陷阱异常传递给EL2; (3)当前为EL3,则陷阱异常传递给EL3; 3. 系统调用 SVC 默认情况下SVC产生supervisor call,同步异常目标级别

ARMV8 datasheet学习笔记4：AArch64系统级体系结构之编程模型（5）- Self-hosted debug

1. 前言 2. 关于self-hosted debug Debugger调试器 是操作系统或系统软件的一部分,它会处理debug exception或修改debug system register,debugger运行在EL0,提供了用户debugger接口; Debugger异常 Debugger异常是在程序正常运行过程中由debugger编程PE来产生,满足如下两个条件,PE可以产生某个特定的异常: (1)当前的异常级别和安全状态下使能了debug异常: (2)Debugger使能了某个特

ARMV8 datasheet学习笔记4：AArch64系统级体系结构之系统级存储模型

1.前言 关于存储系统体系架构,可以概述如下: 存储系统体系结构的形式 VMSA 存储属性   2. 存储系统体系结构 2.1.    地址空间 指令地址空间溢出 指令地址计算((address_of_current_instruction) + (size_of_executed_instruction))超过0xFFFF FFFF FFFF FFFF,PC变成不可知 2.2    Cache支持 Caches的一般行为 (1)Cache中已解锁的项不会一直驻留在cache; (2)Cache

ARMV8 datasheet学习笔记4：AArch64系统级体系结构之VMSA

1. 前言 2. VMSA概述 2.1 ARMv8 VMSA naming VMSAv8 整个转换机中,地址转换有一个或两个stage VMSAv8-32 由运行AArch32的异常级别来管理 VMSAv8-64 由运行AArch64的异常级别来管理 2.2 某些异常级别使用AArch32的ARMv8 VMSA EL3运行AArch32时的地址转换stages和转换regimes; EL3运行AArch64时任何运行AArch32的异常级别的的地址转换stages和转换regimes; 当EL0