乒乓操作

为什么要进行乒乓操作?

  因为我们如果直接把数据从A传输到B的话,中间是必须要加入缓存的,如果中间不加入缓存,就很有可能会出现数据传输错误,但是如果加入缓存就会造成数据的传输得需要两个节拍,因为我们不可能即从缓存中读取数据,又向缓存中写入数据,唯一解决的办法就是要用乒乓操作。如图:

  

乒乓操作

  先把数据传入缓存1,在吧数据传入缓存2,传入缓存2的同时从缓存1读取数据;然后再往缓存1存入数据,往缓存1存入数据的同时读取缓存2的数据;依次往复。这样数据就会没有停顿的送往后续处理模块。

时间: 2024-12-13 23:42:35

乒乓操作的相关文章

兵乓操作的3个作用

兵乓操作的3个作用 2012年11月09日 20:34:06 只学最有用的已经学不完不做学究 阅读数:716 1.最大优点: 通过“输入数据选择单元”和“输出数据选择单元”按节拍.相互配合的切换,将经过缓冲的数据流没有停顿地送到“数据流运算处理模块”进行运算与处理.把乒乓操作模块当做一个整体,站在这个模块的两端看数据,输入数据流和输出数据流都是连续不断的,没有任何停顿,因此非常适合对数据流进行流水线式处 理.所以乒乓操作常常应用于流水线式算法,完成数据的无缝缓冲与处理. 比如framebuffe

v3学院带您一起学习FPGA

本文为原创,转载请注明! 课程名称:双buffer乒乓操作项目概况:使用FPGA内部ram作为缓冲器,实现对外部数据流的缓存:为了提升数据的传输及处理速度,在此节课中将用到两个ram进行乒乓操作.结构框图: 效果描述:本实验做到了使用低速模块处理高速数据流,可以将缓冲的数据在没有停顿的情况下送入到数据流处理模块进行处理.应用案例:在我们做FPGA开发时,为了能更好的处理一下数据流,会经常进行一些数据的缓存,在此节课中让学员能够建立一些数据缓存的概念:乒乓操作是一种经常使用的数据流处理技巧,可以在

FPGA设计经验谈

从大学时代第一次接触FPGA至今已有10多年的时间.至今记得当初第一次在EDA实验平台上完成数字秒表,抢答器,密码锁等实验时,那个兴奋劲.当时由于没有接触到HDL硬件描述语言,设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的.后来读研究生,工作陆陆续续也用过Quartus II,Foundation,ISE,Libero,并且学习了verilogHDL语言,学习的过程中也慢慢体会到verilog的妙用,原来一小段语言就能完成复杂的原理图设计,而且语言的移植性可操作性比原理

FPGA重要设计思想

FPGA重要设计思想 ? 1.速度和面积互换原则.以面积换速度可以实现很高的数据吞吐率,其实串/并转换.就是一种以面积换速度的思想 2.乒乓操作. 3.串/并转换的思想. 高速数据处理的重要技巧之一.这里我来举一个多相滤波器抽取的例子: 抽取之后,两路数据以二分频的速度进行处理即可 4.流水线设计(在fir滤波器中表现很突出,一个时钟输出一个数据) 流水线设计可以从某种程度上提高系统频率..前提是:设计可以分为若干步骤进行处理,而且整个数据处理的过程是单向的,即没有反馈或者逆运算.前一个步骤的输

FPGA寒假学习目标

学习FPGA逻辑设计课程 熟练使用ISE Quartus Modelsim掌握四种FPGA经典设计思想:流水线 乒乓操作 串并转换 数据同步调试经常的模块:PLL  RAM ROM FIFO dds 任意奇偶分频 计数器 状态机 掌握测试文件编写方法常用接口协议逻辑开发:串口(rs232 rs485 uart) i2c spi can serdes fsmc LVDS常用外设控制器开发:SRAM FLASH SDRAM DDR2 DDR3 PCIe 以太网通信协议芯片 USB通信协议类芯片 HD

libpcap丢包原理分析及Fedora 9 内核2.6.25.14下安装PF-RING的详细过程

看到网上有人讲解fedora 9下安装PF-RING的过程,都是几年前的了,比较老了,我安装PF-RING就是为了使用libpcap库,libpcap的原理是通过socket 将数据包从网卡 捕获数据包,然后在提交给应用程序,和winpcap很大的区别是,libpcap采用的是2个缓冲区,内核类似的一个乒乓操作,详细见我的庖丁解牛 --winpcap源码彻底解密一系列的文章.winpcap采用的是环状缓冲区,在winpcap下当网卡有数据到来时,npf.sys就会将数据拷贝 到内核缓冲区中,而内

VerilogHDL可综合设计的注意事项

可综合的语法已经记录得差不多了,剩下一些遗留的问题,在这里记录一下吧. 一.逻辑设计 (1)组合逻辑设计 下面是一些用Verilog进行组合逻辑设计时的一些注意事项: ①组合逻辑可以得到两种常用的RTL 级描述方式.第一种是always 模块的触发事件为电平敏感信号列表:第二种就是用assign 关键字描述的数据流赋值语句. ②always 模块的敏感表为电平敏感信号的电路可几乎可以完成对所有组合逻辑电路的建模.always模块的敏感列表为所有判断条件信号和输入信号,但一定要注意敏感列表的完整性

115-基于TI TMS320DM6467T Camera Link 机器视觉 智能图像分析平台

基于TI TMS320DM6467无操作系统Camera Link智能图像分析平台 1.板卡概述 该板卡是我公司推出的一款具有超高可靠性.效率最大化.无操作系统的智能视频处理卡,是机器视觉开发上的首选.  它集成 ARM9和 C64x+ DSP内核,性能比普通 DaVinci处理器提升数倍. DM6467能以十倍的性能和十分之一的价格同时进行多种格式 HD编码转换.其内置高清视频协处理器( HD-VICP),特别适用于高清视频处理.带有 H.264 X-HD编解码器,同时支持多路 H.264实时

2014.04.28基于CPLD的LCOS场序彩色视频控制器设计

基于CPLD的LCOS场序彩色视频控制器设计 作者:宋丹娜,代永平,刘艳艳,商广辉 发表刊物:液晶与显示,2009 学习时间:2014.04.28 文章讲述了-- (和上一篇论文有些相似之处) 1. 基于CPLD的彩色场序控制器,采用了乒乓操作. 2. 采用了降低刷新频率的技术,降低了功耗. 从文章中学到了-- 1. 硅基液晶 Liquid-Crystal-on-Silicon,LCOS.它是一种反射式的液晶显示器,尺寸小,分辨率高. 2. 空间混色法:每个彩色像素分成三原色同时混合. 3. 场