时钟抖动相关概念

抖动定义为信号距离其理想位置的偏离。本文将重点研究时钟抖动,并探讨下面几种类型的时钟抖动:相邻周期抖动、周期抖动、时间间隔误差(TIE)抖动、相位噪声及相位抖动。

时钟抖动简介

时钟抖动是时钟沿距离其理想位置的偏离。在应用中理解时钟抖动非常重要,因为它在系统时序预算方面肩负关键角色。它还能帮助系统设计人员理解系统时序余量。随着系统数据率越来越高,时序抖动在系统设计中已经变得更加关键,如在某些案例中系统性能限制由系统时序余量来确定,因此充份了解时序抖动在系统设计中变得更加重要。总抖动可分为随机抖动和确定性抖动等分量。本文并不探讨抖动的组成,而把重点放在时钟抖动的不同类型。时钟时序抖动可以在时域以及频域测量。相邻周期抖动、周期抖动及时间间隔误差(TIE)抖动在时域测量,而相位噪声和相位抖动在频域测量。部分抖动源包括热噪声、电源噪声、地弹噪声(ground bounce)、锁相环(PLL)电路、串扰及反射。图1为时钟抖动示例。

 
图1: 时钟抖动示例

时钟抖动的不同类型

(1)相邻周期抖动 :测量的是1,000个时钟周期内任意2个相邻时钟周期之间的时钟周期(clock period)变化。

·相邻周期抖动均方根值(RMS)——测量1,000个时钟周期内任意2个相邻时钟周期之间的时钟周期测量值偏离。

·相邻周期抖动峰-峰值——测量的是1,000个时钟周期内任意2个相邻时钟周期间的最小时钟周期变化与最大时钟周期变化之差。

相邻周期抖动测量用于确定应用中的高频抖动,因为它测量了两个相邻时钟周期之间的抖动。获得较小的逐周期抖动值非常重要,因为它影响系统时序余量。

(2)周期抖动:周期抖动测量的是10,000个时钟周期波形内某个时钟周期的时钟周期最大偏离。

·周期抖动均方根值—— 测量10,000个时钟周期内时钟周期测量值的标准偏离。

·周期抖动峰-峰值 – 测量的是10,000个时钟周期内最小时钟周期与最大时钟周期测量值之差。

周期抖动测量用于确定应用的低频抖动,因为它藉测量10,000个时钟周期内的时钟周期偏离来测量抖动。周期抖动用于计算系统时序余量。图2是森美半导体可编程时钟NB3N3020的周期抖动测量示例。

 
图2: 安森美半导体可编程时钟NB3N3020的周期抖动测量示例

安森美半导体的可编程时钟NB3N3020拥有极佳的可编程时钟抖动性能,典型周期抖动均方根值为3皮秒(ps)。

(3) 时间间隔误差(TIE)抖动

时间间隔误差或TIE抖动测量的是时钟每个工作沿(active edge)与相应理想时钟沿的距离。

* 时间间隔误差(TIE)抖动均方根值——测量时序误差的标准偏离

* 时间间隔误差(TIE)峰-峰值——测量最小与最大时序误差之差

时间间隔误差抖动对时钟及数据恢复(CDR)PLL很重要,它显示CDR中的PLL是否能够追踪涌入的数量流。时间间隔误差抖动较大就表明该CDR PLL无法恰当地追踪涌入数据流的变化。图3是安森美半导体NB3N3002时钟产生器TIE抖动测量示例。

 
图3:安森美半导体NB3N3002时钟产生器TIE抖动测量示例

(4)相位噪声:相位噪声在频域测量,是在给定载波信号偏移条件下额定1Hz带宽处的信号功率与噪声功率之比值。安森美半导体的时钟产品拥有极佳的相位噪声性能,如NB3N3002/NB3N5573时钟产生器具有下述相位噪声性能:

Offset Noise Power

100Hz -103dBc/Hz 
1kHz -118dBc/Hz 
10kHz -122dBc/Hz 
100kHz -130dBc/Hz 
1MHz -132dBc/Hz 
10MHz -149dBc/Hz

相位抖动:相位抖动是藉载波信号特定频率偏移范围内对相位噪声积分来测量的。相位抖动测量的是与载波信号总能量相对应的载波信号特定频率偏移中的能量,测量方式是对相位噪声图下的面积进行积分。例如,同步光网络(SONET)使用距离载波信号有12kHz至20MHz的频率偏移,对相位噪声图下的面积积分,从而测量相位抖动。光纤信道(FC)则使用距离载波信号637KHz到10MHz的频率偏移来对相位噪声图下的面积积分,从而测量相位抖动。

相位噪声及相位抖动测量示例

安森美半导体的PureEdge PLL的典型相位抖动低于0.5ps。图4的相位噪声图显示了安森美半导体晶体振荡器产品系列中的一款PureEdge PLL器件NBXDBA018的性能。这器件产生155.52MHz/311.04MHz的双频低压正射极耦合逻辑(LVPECL)输出,满足SONET应用的抖动要求。

 
图4:相位噪声图显示安森美半导体PureEdge PLL的典型相位抖动低于0.5ps

总结:

本文介绍了时钟抖动并阐释了时钟抖动的不同类型以及各种类型时钟抖动测量的意义。本文还给出了不同类型时钟抖动测量的示例。随着系统数据率增高,有时候系统性能限制由系统时序余量确定,因此,理解时序时钟抖动对系统设计人员很重要。

时间: 2025-01-11 16:01:15

时钟抖动相关概念的相关文章

数字设计中的时钟与约束

最近做完了synopsys的DC workshop,涉及到时钟的建模/约束,这里就来聊聊数字中的时钟(与建模)吧.主要内容如下所示: ·同步电路与异步电路: ·时钟/时钟树的属性:偏移(skew)与时钟的抖动(jitter).延时(latency).转换(transition)时间: ·内部时钟: ·多路复用时钟: ·门控时钟: ·行波时钟: ·双沿时钟: ·Design Compiler中的时钟约束. 1.同步电路与异步电路 首先来谈谈同步电路与异步电路.那么首先就要知道什么是同步电路.什么是

Xilinx FPGA全局时钟和全局时钟资源的使用方法

对FPGA的全局时钟了解不多,遂转载一篇文档: http://xilinx.eetop.cn/?action-viewnews-itemid-42 目前,大型设计一般推荐使用同步时序电路.同步时序电路基于时钟触发沿设计,对时钟的周期.占空比.延时和抖动提出了更高的要求.为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟. FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元

FPGA的时钟质量对设计的影响

小梅哥编写,未经许可严禁用于任何商业用途 近期,一直在调试使用Verilog编写的以太网发送摄像头数据到电脑的工程(以下简称以太网图传).该工程基于今年设计的一款FPGA教学板AC620.AC620上有一个百兆以太网接口和一个通用CMOS摄像头接口,因此非常适合实现以太网图传功能.CMOS摄像头接口没有什么好说的,就是IO而已,这里先重点介绍下以太网接口. 以太网接口使用了一片10/100M自适应以太网收发器(PHY),型号为RTL8201.该芯片和FPGA采用标准的MII接口进行连接.什么是M

FPGA基础知识6(FPGA时钟系统及多时钟系统处理)

需求说明:FPGA基本知识 内容       :第一部分  FPGA各个时钟说明 第二部分  FPGA时钟总结 第三部分  异步时钟同步化及门控时钟 来自       :时间的诗 第一部分  FPGA各个时钟说明 来自:http://blog.chinaunix.net/uid-7547035-id-60220.html 1.         FPGA的全局时钟是什么? FPGA的全局时钟应该是从晶振分出来的,最原始的频率.其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的. 2

Spartan6系列之Spartan6系列之芯片时钟资源深入详解

1.   时钟资源概述 时钟设施提供了一系列的低电容.低抖动的互联线,这些互联线非常适合于传输高频信号.最大量减小时钟抖动.这些连线资源可以和DCM.PLL等实现连接. 每一种Spartan-6芯片提供16个高速.低抖动的全局时钟资源用于优化性能:这些资源可以背Xilinx工具自动地使用,即使时钟频率相对较低,使用时钟资源来消除潜在的时序冒险仍然是十分重要的, 每一个Spartan-6 FPGA提供40个超高速.低抖动的IO局部时钟资源(32个BUFIO2S和8个BUFPLL)这些IO局部时钟资

setup/hold 分析

分析说明:D2:目的寄存器:D1:源寄存器: edge2:下一个时钟上升沿:edge1:当前时钟上升沿:edge0:当前时钟上升沿的前一个时钟沿:如下图: 建立时间:触发器D2(数据要到达目的的地方)在时钟上升沿edge1(以edge1是当前的时钟上升沿)输入端的数据data1(data1是 edge0时D1打给D1的数据,或者说是edge0时刻D1的输出.edge0是edge1的前一个上升沿)的前一段时间t_setup要求data1 数据稳定(为什么要这样要求呢?).很明显建立时间是对D2的输

【转】ADI的良好接地指导原则

ADI的良好接地指导原则 接地无疑是系统设计中最为棘手的问题之一.尽管它的概念相对比较简单,实施起来却很复杂,遗憾的是,它没有一个简明扼要可以用详细步骤描述的方法来保证取得良好效果,但如果在某些细节上处理不当,可能会导致令人头痛的问题. 对于线性系统而言,"地"是信号的基准点.遗憾的是,在单极性电源系统中,它还成为电源电流的回路.接地策略应用不当,可能严重损害高精度线性系统的性能. 对于所有模拟设计而言,接地都是一个不容忽视的问题,而在基于PCB的电路中,适当实施接地也具有同等重要的意

ALTERA系列FPGA时序分析(一)

一. 约束的基本介绍 1.约束的分类 <1>.时序约束:主要用于规范设计的时序行为,表达设计者期望满足的时序条指导综合和布局布线阶段的优化算法等. 区域与位置约束:主要用于指定芯片I/O引脚位置以及指导实现工具在芯特定的物理区域进行布局布线. 其他约束:泛指目标芯片型号.接口位置,电气特性等约束属性. 2.时序约束的主要作用 <1>.提高设计的工作频率 通过附加时序约束可以控制逻辑的综合.映射.布局和布线,以减小逻辑和布线延时,从而提高工作频率. <2>.获得正确的时序

转载-----BUFG,IBUFG,BUFGP,IBUFGDS等含义以及使用

目前,大型设计一般推荐使用同步时序电路.同步时序电路基于时钟触发沿设计,对时钟的周期.占空比.延时和抖动提出了更高的要求.为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟. FPGA 全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB).I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小.为了适应复杂设计的需要,Xilinx的F