单周期CPU设计

终于有点时间了，恰好多周期的设计也已经完成，其实只想写写多周期的，无奈单周期补上才好，哈哈哈~

—————+—————黄金分割线—————+—————

首先要理解什么叫单周期CPU（与后面多周期CPU对比）单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。

单周期CPU的功能：能够实现一些指令功能操作。需设计的指令与格式如下：

==>算术运算指令

（1）add rd , rs, rt  （说明：以助记符表示，是汇编指令；以代码表示，是机器指令）

功能：rd←rs + rt。reserved为预留部分，即未用，一般填“0”。

（2）addi rt , rs ,immediate

功能：rt←rs + (sign-extend)immediate；immediate符号扩展再参加“加”运算。

（3）sub rd , rs , rt

完成功能：rd←rs - rt

==> 逻辑运算指令

（4）ori rt , rs ,immediate

功能：rt←rs | (zero-extend)immediate；immediate做“0”扩展再参加“或”运算。

（5）and rd , rs , rt

功能：rd←rs & rt；逻辑与运算。

（6）or rd , rs , rt

功能：rd←rs | rt；逻辑或运算。

==> 传送指令

（7）move  rd , rs

功能：rd←rs + $0 ；$0=$zero=0。

==> 存储器读/写指令

（8）sw rt ,immediate(rs) 写存储器

功能：memory[rs+ (sign-extend)immediate]←rt；immediate符号扩展再相加。

（9) lw  rt , immediate(rs)读存储器

功能：rt ← memory[rs + (sign-extend)immediate]；immediate符号扩展再相加。

==> 分支指令

    （10）beq rs,rt,immediate

功能：if(rs=rt) pc←pc +4 + (sign-extend)immediate <<2；

特别说明：immediate是从PC+4地址开始和转移到的指令之间指令条数。immediate符号扩展之后左移2位再相加。为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将immediate放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。

==>停机指令

（11）halt

功能：停机；不改变PC的值，PC保持不变。

 设计原理

CPU在处理指令时，一般需要经过以下几个步骤：

(1) 取指令(IF)：根据程序计数器PC中的指令地址，从存储器中取出一条指令，同时，PC根据指令字长度自动递增产生下一条指令所需要的指令地址，但遇到“地址转移”指令时，则控制器把“转移地址”送入PC，当然得到的“地址”需要做些变换才送入PC。

(2) 指令译码(ID)：对取指令操作中得到的指令进行分析并译码，确定这条指令需要完成的操作，从而产生相应的操作控制信号，用于驱动执行状态中的各种操作。

(3) 指令执行(EXE)：根据指令译码得到的操作控制信号，具体地执行指令动作，然后转移到结果写回状态。

(4) 存储器访问(MEM)：所有需要访问存储器的操作都将在这个步骤中执行，该步骤给出存储器的数据地址，把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。

(5) 结果写回(WB)：指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。

单周期CPU，是在一个时钟周期内完成这五个阶段的处理。

MIPS32的指令的三种格式：

R类型：

31       26 25       21 20      16 15       11 10        6 5       0

6位         5位       5位       5位        5位        6位

I类型：

31        26 25         21 20        16 15                       0

6位         5位          5位                16位

J类型：

31        26 25                                                0

6位                            26位

其中，

op：为操作码；

rs：为第1个源操作数寄存器，寄存器地址（编号）是00000~11111，00~1F；

rt：为第2个源操作数寄存器，或目的操作数寄存器，寄存器地址（同上）；

rd：为目的操作数寄存器，寄存器地址（同上）；

sa：为位移量（shift amt），移位指令用于指定移多少位；

func：为功能码，在寄存器类型指令中（R类型）用来指定指令的功能；

immediate：为16位立即数，用作无符号的逻辑操作数、有符号的算术操作数、数据加载（Laod）/数据保存（Store）指令的数据地址字节偏移量和分支指令中相对程序计数器（PC）的有符号偏移量；

address：为地址。

图2是一个简单的基本上能够在单周期上完成所要求设计的指令功能的数据通路和必要的控制线路图。其中指令和数据各存储在不同存储器中，即有指令存储器和数据存储器。访问存储器时，先给出地址，然后由读/写信号控制（1-写，0-读。当然，也可以由时钟信号控制，但必须在图上标出）。对于寄存器组，读操作时，先给出地址，输出端就直接输出相应数据；而在写操作时，在 WE使能信号为1时，在时钟边沿触发写入。图中控制信号作用如表1所示，表2是ALU运算功能表。

表1 控制信号的作用

相关部件及引脚说明：

InstructionMemory：指令存储器，

Iaddr，指令存储器地址输入端口

IDataIn，指令存储器数据输入端口（指令代码输入端口）

IDataOut，指令存储器数据输出端口（指令代码输出端口）

RW，指令存储器读写控制信号，为1写，为0读

DataMemory：数据存储器，

Daddr，数据存储器地址输入端口

DataIn，数据存储器数据输入端口

DataOut，数据存储器数据输出端口

RW，数据存储器读写控制信号，为1写，为0读

RegisterFile：（寄存器组）

Read Reg1，rs寄存器地址输入端口

Read Reg2，rt寄存器地址输入端口

Write Reg，将数据写入的寄存器端口，其地址来源rt或rd字段

Write Data，写入寄存器的数据输入端口

Read Data1，rs寄存器数据输出端口

Read Data2，rt寄存器数据输出端口

WE，写使能信号，为1时，在时钟上升沿写入

ALU：

result，ALU运算结果

zero，运算结果标志，结果为0输出1，否则输出0

表2 ALU运算功能表

需要说明的是根据要实现的指令功能要求画出以上数据通路图，和确定ALU的运算功能(当然，以上指令没有完全用到提供的ALU所有功能，但至少必须能实现以上指令功能操作)。从数据通路图上可以看出控制单元部分需要产生各种控制信号，当然，也有些信号必须要传送给控制单元。从指令功能要求和数据通路图的关系得出以上表1，这样，从表1可以看出各控制信号与相应指令之间的相互关系，根据这种关系就可以得出控制信号与指令之间的关系表（如下），再根据关系表可以写出各控制信号的逻辑表达式，这样控制单元部分就可实现了。

表3 控制信号与指令的关系表

分析与设计

根据实验原理中的单周期CPU数据通路和控制线路图，我们可以清楚的知道单周期CPU的设计应包括controlUnit，RegisterFile, ALU, DataMemory, instructionMemory, PC, signZeroExtend这几个模块，其中为了运行整个CPU还需要加入一个顶层模块（singleCycleCPU）来调用这七个模块，所以自然地，这七个模块为顶层模块的子模块。设计流程逻辑图如下：

1、控制单元（controlUnit.v）

根据数据通路图可以知道，控制单元的功能是接收一个6位的操作码（opCode）和一个标志符（zero）作为输入，输出PCWre、ALUSrcB等控制信号，各控制信号的作用见实验原理的控制信号作用表（表1），从而达到控制各指令的目的。其中模块内部实现则根据实验原理中控制信号与指令的关系表（表3）列出各信号的逻辑表达式从而实现各信号的输出。比如：

ALUOp的表达式为：ALUOp[2]=i_and

ALUOp[1]=i_ori | i_or

ALUOp[0]=i_sub | i_ori | i_or | i_beq

所以其实现为：assignALUOp[2] = (opCode == 6‘b010001)? 1 : 0;

assignALUOp[1] = (opCode == 6‘b010000 || opCode == 6‘b010010)? 1 : 0;

assign ALUOp[0] = (opCode == 6‘b000010 || opCode == 6‘b010000|| opCode == 6‘b010010 || opCode == 6‘b110000)? 1 : 0;

整个模块设计如下：

[plain] view plain copy

1. </pre><pre name="code" class="plain">`timescale 1ns / 1ps
2. module controlUnit(opCode, zero, PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc, RegOut, ALUOp);
3. input [5:0] opCode;
4. input zero;
5. output PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc, RegOut;
6. output[2:0] ALUOp;
7. assign PCWre = (opCode == 6‘b111111)? 0 : 1;
8. assign ALUSrcB = (opCode == 6‘b000001 || opCode == 6‘b010000 || opCode == 6‘b100110 || opCode == 6‘b100111)? 1 : 0;
9. assign ALUM2Reg = (opCode == 6‘b100111)? 1 : 0;
10. assign RegWre = (opCode == 6‘b100110 || opCode == 6‘b111111)? 0 : 1;
11. assign InsMemRW = 0;
12. assign DataMemRW = (opCode == 6‘b100111)? 0 : 1;
13. assign ExtSel = (opCode == 6‘b010000)? 0 : 1;
14. assign PCSrc = (opCode == 6‘b110000 && zero == 1)? 1 : 0;
15. assign RegOut = (opCode == 6‘b000001 || opCode == 6‘b010000 || opCode == 6‘b100111)? 0 : 1;
16. assign ALUOp[2] = (opCode == 6‘b010001)? 1 : 0;
17. assign ALUOp[1] = (opCode == 6‘b010000 || opCode == 6‘b010010)? 1 : 0;
18. assign ALUOp[0] = (opCode == 6‘b000010 || opCode == 6‘b010000 || opCode == 6‘b010010 || opCode == 6‘b110000)? 1 : 0;
19. endmodule

2、算术运算单元（ALU.v）

模块ALU接收寄存器的数据和控制信号作为输入，将结果输出，具体设计如下：

[html] view plain copy

1. `timescale 1ns / 1ps
2. module ALU(ReadData1, ReadData2, inExt, ALUSrcB, ALUOp, zero, result);
3. input [31:0] ReadData1, ReadData2, inExt;
4. input ALUSrcB;
5. input [2:0] ALUOp;
6. output zero;
7. output [31:0] result;
8. reg zero;
9. reg [31:0] result;
10. wire [31:0] B;
11. assign B = ALUSrcB? inExt : ReadData2;
12. always @(ReadData1 or ReadData2 or inExt or ALUSrcB or ALUOp or B)
13. begin
14. case(ALUOp)
15. // A + B
16. 3‘b000: begin
17. result = ReadData1 + B;
18. zero = (result == 0)? 1 : 0;
19. end
20. // A - B
21. 3‘b001: begin
22. result = ReadData1 - B;
23. zero = (result == 0)? 1 : 0;
24. end
25. // B - A
26. 3‘b010: begin
27. result = B - ReadData1;
28. zero = (result == 0)? 1 : 0;
29. end
30. // A ∨ B
31. 3‘b011: begin
32. result = ReadData1 | B;
33. zero = (result == 0)? 1 : 0;
34. end
35. // A ∧ B
36. 3‘b100: begin
37. result = ReadData1 & B;
38. zero = (result == 0)? 1 : 0;
39. end
40. // /A ∧ B
41. 3‘b101: begin
42. result = (~ReadData1) & B;
43. zero = (result == 0)? 1 : 0;
44. end
45. // A ⊕ B
46. 3‘b110: begin
47. result = ReadData1 ^ B;
48. zero = (result == 0)? 1 : 0;
49. end
50. // A ⊙ B
51. 3‘b111: begin
52. result = ReadData1 ^~ B;
53. zero = (result == 0)? 1 : 0;
54. end
55. endcase
56. end
57. endmodule

3、PC单元（PC.v）

PC单元以时钟信号clk、重置标志Reset、立即数以及PCWreck和PCSrc两个信号控制为输入，输出当前PC地址，具体设计如下：

[html] view plain copy

1. `timescale 1ns / 1ps
2. module PC(clk, Reset, PCWre, PCSrc, immediate, Address);
3. input clk, Reset, PCWre, PCSrc;
4. input [31:0] immediate;
5. output [31:0] Address;
6. reg [31:0] Address;
7. /*initial begin
8. Address = 0;
9. end*/
10. always @(posedge clk or negedge Reset)
11. begin
12. if (Reset == 0) begin
13. Address = 0;
14. end
15. else if (PCWre) begin
16. if (PCSrc) Address = Address + 4 + immediate*4;
17. else Address = Address + 4;
18. end
19. end
20. endmodule

4、 扩展单元（signZeroExtend.v）

扩展单元的设计比较简单，其功能就是将一个16位的立即数扩展到32位，具体模块设计如下：

[html] view plain copy

1. `timescale 1ns / 1ps
2. module signZeroExtend(immediate, ExtSel, out);
3. input [15:0] immediate;
4. input ExtSel;
5. output [31:0] out;
6. assign out[15:0] = immediate;
7. assign out[31:16] = ExtSel? (immediate[15]? 16‘hffff : 16‘h0000) : 16‘h0000;
8. endmodule

5、数据存储单元（DataMemory.v）

数据存储单元的功能是读取数据，根据数据通路图可以有如下模块设计：

[html] view plain copy

1. `timescale 1ns / 1ps
2. module dataMemory(DAddr, DataIn, DataMemRW, DataOut);
3. input [31:0] DAddr, DataIn;
4. input DataMemRW;
5. output reg [31:0] DataOut;
6. reg [31:0] memory[0:31];
7. // read data
8. always @(DataMemRW) begin
9. if (DataMemRW == 0) assign DataOut = memory[DAddr];
10. end
11. // write data
12. integer i;
13. initial begin
14. for (i = 0; i < 32; i = i+1) memory[i] <= 0;
15. end
16. always @(DataMemRW or DAddr or DataIn)
17. begin
18. if (DataMemRW) memory[DAddr] = DataIn;
19. end
20. endmodule

6、指令存储单元（instructionMemory.v）

根据当前的PC地址得到对应的op，rs，rt，rd以及immediate.

内部实现：

将需要测试的汇编指令程序转化为指令代码，当然，每个人都可以有自己的测试指令，能正确转化为指令代码就好。为了书写的简便，我们可以将32位的二进制指令代码转化为16进制。具体测试表设计如下：

其次，为了存储这些指令代码，可以申请一个32位的二进制数组来存储它们，最后根据PC地址得到对应的op,rs,rt,immediate等,具体模块设计如下：

[html] view plain copy

1. `timescale 1ns / 1ps
2. module instructionMemory(
3. input [31:0] pc,
4. input InsMemRW,
5. output [5:0] op,
6. output [4:0] rs, rt, rd,
7. output [15:0] immediate);
8. wire [31:0] mem[0:15];
9. assign mem[0] = 32‘h00000000;
10. // addi  $1,$0,8
11. assign mem[1] = 32‘h04010008;
12. // ori  $2,$0,12
13. assign mem[2] = 32‘h4002000C;
14. // add  $3,$1,$2
15. assign mem[3] = 32‘h00221800;
16. // sub  $4,$2,$1
17. assign mem[4] = 32‘h08412000;
18. // and  $5,$1,$2
19. assign mem[5] = 32‘h44222800;
20. // or  $6,$1,$2
21. assign mem[6] = 32‘h48223000;
22. // beq  $1,$2,4 (转030)
23. assign mem[7] = 32‘hC0220004;
24. // move  $7,$1
25. assign mem[8] = 32‘h80203800;
26. // sw  $1,1($7)
27. assign mem[9] = 32‘h98E10001;
28. // lw  $2,0($1)
29. assign mem[10] = 32‘h9C220000;
30. // beq $2,$7,-5 (转01C)
31. assign mem[11] = 32‘hC047FFFB;
32. // halt
33. assign mem[12] = 32‘hFC000000;
34. assign mem[13] = 32‘h00000000;
35. assign mem[14] = 32‘h00000000;
36. assign mem[15] = 32‘h00000000;
37. // output
38. assign op = mem[pc[5:2]][31:26];
39. assign rs = mem[pc[5:2]][25:21];
40. assign rt = mem[pc[5:2]][20:16];
41. assign rd = mem[pc[5:2]][15:11];
42. assign immediate = mem[pc[5:2]][15:0];
43. endmodule

7、寄存器文件单元（registerFile.v）

寄存器文件单元的功能是接收instructionMemory中的rs，rt，rd作为输入，输出对应寄存器的数据，从而达到取寄存器里的数据的目的。需要注意的是，在其内部实现的过程中，为了防止0号寄存器写入数据需要在writeReg的时候多加入一个判断条件，即writeReg不等于0时写入数据。具体设计如下：

[html] view plain copy

1. `timescale 1ns / 1ps
2. module registerFile(clk, RegWre, RegOut, rs, rt, rd, ALUM2Reg, dataFromALU, dataFromRW, Data1, Data2);
3. input clk, RegOut, RegWre, ALUM2Reg;
4. input [4:0] rs, rt, rd;
5. input [31:0] dataFromALU, dataFromRW;
6. output [31:0] Data1, Data2;
7. wire [4:0] writeReg;
8. wire [31:0] writeData;
9. assign writeReg = RegOut? rd : rt;
10. assign writeData = ALUM2Reg? dataFromRW : dataFromALU;
11. reg [31:0] register[0:31];
12. integer i;
13. initial begin
14. for (i = 0; i < 32; i = i+1) register[i] <= 0;
15. end
16. // output
17. assign Data1 = register[rs];
18. assign Data2 = register[rt];
19. // Write Reg
20. always @(posedge clk or RegOut or RegWre or ALUM2Reg or writeReg or writeData) begin
21. if (RegWre && writeReg) register[writeReg] = writeData;  // 防止数据写入0号寄存器
22. end
23. endmodule

8、顶层模块（singleStyleCPU）

顶层模块（singleStyleCPU）是整个CPU的控制模块，通过连接各个子模块来达到运行CPU的目的，整个模块设计可以如下：

[html] view plain copy

1. `include "controlUnit.v"
2. `include "dataMemory.v"
3. `include "ALU.v"
4. `include "instructionMemory.v"
5. `include "registerFile.v"
6. `include "signZeroExtend.v"
7. `include "PC.v"
8. `timescale 1ns / 1ps
9. module SingleCycleCPU(
10. input clk, Reset,
11. output wire [5:0] opCode,
12. output wire [31:0] Out1, Out2, curPC, Result);
13. wire [2:0] ALUOp;
14. wire [31:0] ExtOut, DMOut;
15. wire [15:0] immediate;
16. wire [4:0] rs, rt, rd;
17. wire zero, PCWre, PCSrc, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, RegOut;
18. // module ALU(ReadData1, ReadData2, inExt, ALUSrcB, ALUOp, zero, result);
19. ALU alu(Out1, Out2, ExtOut, ALUSrcB, ALUOp, zero, Result);
20. // module PC(clk, Reset, PCWre, PCSrc, immediate, Address);
21. PC pc(clk, Reset, PCWre, PCSrc, ExtOut, curPC);
22. // module controlUnit(opCode, zero, PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc, RegOut, ALUOp);
23. controlUnit control(opCode, zero, PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc, RegOut, ALUOp);
24. // module dataMemory(DAddr, DataIn, DataMemRW, DataOut);
25. dataMemory datamemory(Result, Out2, DataMemRW, DMOut);
26. /* module instructionMemory(
27. input [31:0] pc,
28. input InsMemRW,
29. input [5:0] op,
30. input [4:0] rs, rt, rd,
31. output [15:0] immediate);*/
32. instructionMemory ins(curPC, InsMemRW, opCode, rs, rt, rd, immediate);
33. // module registerFile(clk, RegWre, RegOut, rs, rt, rd, ALUM2Reg, dataFromALU, dataFromRW, Data1, Data2);
34. registerFile registerfile(clk, RegWre, RegOut, rs, rt, rd, ALUM2Reg, Result, DMOut, Out1, Out2);
35. // module signZeroExtend(immediate, ExtSel, out);
36. signZeroExtend ext(immediate, ExtSel, ExtOut);
37. endmodule

[html] view plain copy

最后就是测试程序（testSCPU.v）

从顶层模块中可以看出整个CPU的输入只有时钟信号clk和重置信号Reset，所以测试程序代码比较简单。（说明：下面是在测试文件中额外加的，因为其他初始化数据ISE已经自动生成，点赞）

Reset = 1; //初始化PC地址，为0

forever #100 clk = ~clk;

一个简单的单周期就设计完成了，重点是要学会其中涉及到的模块化思想，这中模块化的分解思想应用极其广泛，所以，最好学会熟练使用。

表脸粘一下仿真结果好了：

单周期CPU卒，见多周期CPU，2333~

原文：http://blog.csdn.net/zhaokx3/article/details/51493842