【硬件】竞争和冒险

竞争:在组合电路中,信号经由不同的途径达到某一会合点的时间有先有后,这种现象称为竞争。

冒险:由于竞争而引起电路输出发生瞬间错误现象称为冒险。表现为输出端出现了原设计中没有的窄脉冲,常称其为毛刺。

竞争与冒险的关系:有竞争不一定会产生冒险,但有冒险就一定有竞争。

在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。

下面的图片很好的描述了竞争和冒险的现象:

ABCD在电平翻转的时候不一致,就导致输出结果TEST有毛刺。

如何消除竞争和冒险:

首先确定竞争和冒险是否影响系统,因为竞争和冒险产生的是毛刺,时间较短,有的电路信号建立时间保持时间较长,自身就可以过滤这些冒险。

1、增加滤波电容

2、使用格雷码,一次只有一位改变。

3、利用冗余项法

  利用冗余项消除毛刺有2种方法:代数法和卡诺图法,两者都是通过增加冗余项来消除险象,只是前者针对于函数表达式而后者针对于真值表。以卡诺图为例,若两个卡诺圆相

切,其对应的电路就可能产生险象。因此,修改卡诺图,在卡诺图的两圆相切处增加一个圆,以增加多余项来消除逻辑冒险。但该法对于计数器型产生的毛刺是无法消除的。

  在仿真时,我们也可能会发现在FPGA器件对外输出引脚上有输出毛刺,但由于毛刺很短,加上PCB本身的寄生参数,大多数情况下,毛刺通过PCB走线,基本可以自然被滤

除,不用再外加阻容滤波。

参考资料:http://blog.163.com/[email protected]/blog/static/3736062220094300473146/

时间: 2024-08-25 13:56:24

【硬件】竞争和冒险的相关文章

竞争与冒险——随笔

(1)竞争与冒险的概念(产生原因) ①信号在组合逻辑电路内部通过连线和逻辑单元时,都有一定的延时.延时的大小与连线的长短和逻辑单元的数目有关,同时还受器件的制造工艺.工作电压.温度等条件的影响.此外,信号的高低电平转换也需要一定的过渡时间.由于存在这两方面因素,多路信号的电平值发生变化时,在信号变化的瞬间,组合逻辑的输出有先后顺序,并不是同时变化,这种现象叫做竞争. 由于竞争往往会出现一些不正确的尖峰信号,这些尖峰信号称为“毛刺”. 如果一个组合逻辑电路中有“毛刺”出现,就说明该电路存在“冒险”

竞争、冒险、毛刺、脉冲都是什么呢?

竞争:组合逻辑电路中,同一信号经不同的路径传输后,到达电路中某一会合点的时间有先有后(每条途径的组合逻辑污染延时不同),这种现象称为逻辑竞争,而因此产生输出干扰脉冲的现象称为冒险. 冒险:信号在器件内部通过连线和逻辑单元时,都有一定的延时.延时的大小与连线的长短和逻辑单元的数目有关,同时还受器件的制造工艺.工作电压.温度等条件的影响.信号的高低电平转换也需要一定的过渡时间.由于存在这两方面因素,多路信号的电平值发生变化时,在信号变化的瞬间,组合逻辑的输出有先后顺序,并不是同时变化,往往会出现一些

数字电路与系统-组合逻辑电路的竞争冒险现象

1.前言 之前所探讨的组合逻辑电路的分析设计都是理想情况下的,信号的传输没有延迟,我们称之为稳态.实际生活中,输入的信号经过导线,门电路等都需要时间. 多个信号输入时,相应的输出的信号有快有慢.本节讨论的理想和实际之间的差异就是竞争和冒险现象. 2.基本概念 竞争:多个输入在到达门电路时,又先后顺序,存在时差.这是多个量之间进行的对比 险象:输入信号变化时,输出产生了错误.这是自己和自己进行了对比.这种错误是瞬时的,一闪而过,如果后续电路很敏感,那么将会带来严重的问题. 竞争和冒险间的关系:竞争

硬件笔试题积累1

1.同步电路和异步电路的区别是什么 同步电路:电路中所有触发器的时钟输入端都接同一个时钟源,因而所有触发器的状态的变化都与所加的时钟脉冲沿同步. 异步电路:电路没有统一的时钟,有些触发器的状态的变化不与所加的时钟脉冲同步. 2.什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? 将两个门电路的输出端并联来实现“线与”. 在硬件上,要用OC门来实现,同时在输出端加一个上拉电阻. OC(Open Collector)门,又称集电极开路门. OD(Open Drain)门,又称漏极开

硬件设计原理图Checklist 参考案例二 【转载】

类别 描述 检视规则 原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题. 检视规则 原理图要和公司团队和可以邀请的专家一起进行检视. 检视规则 第一次原理图发出进行集体检视后所有的修改点都需要进行记录. 检视规则 正式版本的原理图在投板前需要经过经理的审判. 差分网络 原理图中差分线的网络,芯片管脚处的P和N与网络命令的P和N应该一一对应. 单网络 原理图中所有单网络需要做一一确认. 空网络 原理图中所有空网络需要做一一确认. 网格 1.原理图绘制中要确认网格设置是否一致.   

电路基础知识

1. 请列举您知道的电阻.电容.电感品牌(最好包括国内.国外品牌). 电阻: 美国:AVX.VISHAY威世日本:KOA兴亚.Kyocera京瓷.muRata村田.Panasonic松下.ROHM罗姆.susumu.TDK 台湾: LIZ丽智.PHYCOM飞元.RALEC旺诠.ROYALOHM厚生.SUPEROHM美隆.TA-I大毅.TMTEC泰铭.TOKEN德键.TYOHM幸亚.UniOhm厚声.VITROHM.VIKING光颉.WALSIN华新科.YAGEO国巨新加坡:ASJ 中国:FH风华

推挽输出与开漏输出

下面介绍一下开漏输出与推挽输出的结构原理: 推挽输出:可以输出高,低电平,连接数字器件; 开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现“线与”需要用OC(open collector)门电路.是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务.电路工作时,两只对称的功

IIC、SPI和UART区别

第一个区别当然是名字:     SPI(Serial Peripheral Interface:串行外设接口);     I2C(INTER IC BUS)     UART(Universal Asynchronous Receiver Transmitter:通用异步收发器) 第二,区别在电气信号线上:     SPI总线由三条信号线组成:串行时钟(SCLK).串行数据输出(SDO).串行数据输入(SDI).SPI总线可以实现多个SPI设备互相连接.提供SPI串行时钟的SPI设备为SPI主机

什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么(转)

1.什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么?     同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系.     电路设计可分类为同步电路和异步电路设计.同步电路利用时钟脉冲使其子系统同步运作,而异步电路不使用时钟脉冲做同步,其子系统是使用特殊的“开始”和 “完成”信号使之同步.由于异步电路具有下列优点--无时钟歪斜问题.低电源消耗.平均效能而非最差效能.模块性.可组合和可复用性--因此近年来对异步 电路研究增加快速,论文发表数以倍增,而Intel P