Altera FPGA中的pin简介

　　第一步要看的肯定是pin planner ，这个是黑金四代EP4CE15F17C8的视图

　　先就是发现他们pin有不同的颜色区域，分别对应不同的bank，应该是有的设计里面要求pin在同一个bank吧（首先这么猜想，后面再验证），再看不同的圈圈三角形代表什么意思 View--> Pin Legend

　　图中几个棕色背景的pin就是使用过得，鼠标放到pin上就会自动显示 pin name

　　再后面就是all pin list 窗口

此窗口中可以指定pin位置，电压，电流等一系列信息，每一个bank只有一种电压，那么是不是指定多少电压，电流就一定输出这么多呢？后续讨论

细心的朋友会发现这个sda怎么没有bank，我查了一下，发现我的tcl里面没有对sda进行约束，Q对这个管脚做了一个随机分配—— 这是一个USB的数据信号线。

网上有朋友简要的说明了一下：如果I/O standard設2.5V，但它的VREF是接1.8V那麼當然該I/O打不出2.5V。

　　　　　　　　　　　　　　Current strength並非越大越好，過強的I/O驅動能力會導致較強的SSN與overshooting issue。但過弱的Current strength可能多顆FPGA互聯，或外接較多fan-out時會推不動

时间： 2024-08-10 06:02:33

Altera FPGA中的pin简介的相关文章

Altera FPGA中的pin进一步说明

最近END china上的大神阿昏豆发表了博文 <FPGA研发之道(25)-管脚>,刚好今天拿到了新书<深入理解Altera FPGA应用设计>第一章开篇就讲pin.这里就两者的知识做一个整理.至于cyclone IV器件的I/O特性笔记博文后续会补上. 上一篇Altera FPGA中的pin简介已经对altera FPGA中的pin做了一个简要的全面说明,下面就做一些深入的了解 1,一般来说,DDR的接口信号最好能在一个BANK上约束,如果不能则其控制信号要约束到同一BANK上,

FPGA基础知识2（Xilinx Altera FPGA中的逻辑资源 --Slices VS LE比较）

来源:http://www.union-rnd.com/xilinx-vs-altera-slices-vs-les/ 前言经常有朋友会问我,"我这个方案是用A家的FPGA还是X家的FPGA呢?他们的容量够不够呢?他们的容量怎么比较呢?"当然,在大部分时候,我在给客户做设计的时候,直接会用到最高容量的产品,因为我们的产品对成本不敏感.不过,在此还是比较一下两家的产品,简单写写一些自己的想法,供大家参考,如有不对的地方,还请指正! 进入正题要比较Xilinx和Altera的FPGA,

altera fpga 芯片中 pin 和 pad 区别

在chip planner 中 ,看管脚时,会看到 pin 和pad 同时出现, 如 pin120/pad174 Bank 4 那么有什么区别? PIN指芯片封装好后的管脚,即用户看到的管脚: PAD是硅片的管脚,是封装在芯片内部的,用户看不到. PAD到PIN之间还有一段导线连接的. PAD也指输入输出的缓冲/存器单元. 进一步在 Resource Property Editor 中看到 PAD 如下当此pin 是输入时,信号流向从 PIN -PAD -PADOUT - input buff

【转】FPGA中的建立时间和保持时间的关系以及影响时钟的因素

时钟是整个电路最重要.最特殊的信号,系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错:因而明确FPGA设计中决定系统时钟的因素,尽量较小时钟的延时对保证设计的稳定性有非常重要的意义. 1.1 建立时间与保持时间建立时间(Tsu:set up time)是指在时钟沿到来之前数据从不稳定到稳定所需的时间,如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器:保持时间(Th:hold time)是指数据稳定后保持的

浅谈用ModelSim+Synplify+Quartus来实现Altera FPGA的仿真

浅谈用ModelSim+Synplify+Quartus来实现Altera FPGA的仿真工作内容: Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器.它采用直接优化的编译技术.Tcl/Tk技术.和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件. Synplify.S

FPGA学习笔记之Altera FPGA使用JIC文件配置固化教程(转)

很多做过单片机的朋友都知道,我们在对MCU烧写完程序固件后,那么该程序固件就存储在了该MCU内部.即使MCU断电了再重新上电,程序也能继续运行.这是因为对MCU烧写固件的实质就是将程序固件写入到MCU的片上程序存储器ROM中,而现代的大部分MCU这个ROM都是FLASH存储器.FLASH存储器能够掉电保持数据, 所以可以实现掉电程序不丢失.Altera或Xilinx的FPGA芯片,使用的是基于SRAM结构的查找表,而SRAM的一大特性就是掉电数据会丢失, 当我们使用JTAG将SRAM配置文件

FPGA中改善时序性能的方法

本文内容摘自<advanced FPGA design>对应中文版是 <高级FPGA设计,结构,实现,和优化>第一章中的内容 FPGA中改善时序,我相信也是大家最关心的话题之一,在这本书中列举了一些方法供给大家参考. 1,插入寄存器(Add Register Layers),在中文版中被翻译成:添加寄存器层次.即,在关键路径中插入寄存器. 这种方式会增加设计的时滞(clock latency).插入了几个寄存器,结果输出就会延长几个周期,在不违反设计规格(对clock latenc

164-基于TI DSP TMS320C6455和Altera FPGA EP2S130的Full CameraLink PDS150接口板卡

一.板卡概述本板卡由我公司自主研发,板卡采用DSP+FPGA的结构,DSP使用TMS320C6455芯片,FPGA采用ALTERA的高端FPGA芯片Stratix II EP2S系列EP2S130,板卡使用FPGA用于获取双通道数据采集,实现1路的FULL Camera Link输入,一路DVI输出,2路Rs232,一路千兆以太网,2路Can总线.FPGA控制高速SDRAM数据存取,并与DSP之间构建64-bit高速同步数据总线接口:一片TI 1GHz C6455 DSP除了内核处理性能之外,

Altera FPGA 开启引脚片上上拉电阻功能

本博文以矩阵键盘实验为例,介绍了如何开启FPGA管脚的片上上拉电阻. Cyclone IV E FPGA的通用输入输出管脚都支持内部弱上拉电阻,但是时钟输入脚不支持.所以,当需要上拉电阻的信号(如本例中的矩阵键盘Row信号和IIC协议中的SDA.SCL信号)连接到了FPGA的通用输入输出管脚上,在一些要求不高的场合,就可以使用片上上拉电阻来为这些信号设置上拉了. 分配引脚并设置row上拉电阻详细方式 1. 如下图所示,在菜单 Assignments 中选择 Pin Planner,也可以直接点击