推挽输出与开漏输出的区别

转载地址:http://blog.csdn.net/bailyzheng/article/details/8071864 有关上拉输入.下了输入.推挽输出.开漏输出.复用开漏输出.复用推挽输出以及.浮空输入.模拟输入区别          最近在网上看见一些人对STM32的八种方式的解释,说了一大堆,最后看完了 也不知道讲了什么,为了方便大家一目了然,本人总结如下,希望对大家有帮助. 1.上拉输入:上拉就是把电位拉高,比如拉到Vcc.上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流

推挽输出:可以输出高,低电平,连接数字器件; 推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.高低电平由IC的电源低定. 推挽电路是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时,两只对称的功率开关管每次只有一个导通,所以导通损耗小.效率高.输出既可以向负载灌电流,也可以从负载抽取电流.推拉式输出级既提高电路的负载能力,又提高开关速度. 详细理解: 如图所示,推挽放大器的输出级有两个"臂"(两

open-drain与push-pull] GPIO的功能,简单说就是可以根据自己的需要去配置为输入或输出.但是在配置GPIO管脚的时候,常会见到两种模式:开漏(open-drain,漏极开路)和推挽(push-pull). 对此两种模式,有何区别和联系,下面整理了一些资料,来详细解释一下: 图表 1 Push-Pull对比Open-Drain   Push-Pull推挽输出 Open-Drain开漏输出 原理 输出的器件是指输出脚内部集成有一对互补的MOSFET,当Q1导通.Q2截止时输出高电

下面介绍一下开漏输出与推挽输出的结构原理: 推挽输出:可以输出高,低电平,连接数字器件; 开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现“线与”需要用OC(open collector)门电路.是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务.电路工作时,两只对称的功

推挽输出:可以输出高,低电平,连接数字器件. 输出 0 时,N-MOS 导通,P-MOS 高阻,输出0. 输出 1 时,N-MOS 高阻,P-MOS 导通,输出1(不需要外部上拉电路). 开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内). 输出 0 时,N-MOS 导通,P-MOS 不被激活,输出0. 输出 1 时,N-MOS 高阻, P-MOS 不被激活,输出1(需要外部上拉电路):可以读IO输入电平变

最近画的一块板子中用到了六路同相门芯片74HC07作为电平转换,将FPGA产生的3.3V信号转换为5V,但是没有注意到74HC07的输出是开漏结构(以为给74HC07一个5V电源就可以将输入的3.3V电平转换为5V电平输出--囧--,好吧我承认我是菜鸟),结果可想而知,板子拿回来完全不能用,只好用飞线给74HC07的几个输出口接了1K的上拉电阻,这样板子才正常工作了,但是板子上接了一堆的飞线,怎么看都觉得不爽,哎,都是这个开漏结构给害的-- 于是乎,在做下一版之前,我仔细研究了一下这个开漏输出结

推挽输出:可以输出高,低电平,连接数字器件;推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止. 开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内). 我们先来说说集电极开路输出的结构.集电极开路输出的结构如图1所示,右边的那个三极管集电极什么都不接,所以叫做集电极开路(左边的三极管为反相之用,使输入为"0"时,输出也为"0").对于图1,当

http://blog.chinaunix.net/uid-23065002-id-3885199.html STM32配置为开漏输出(上图)时:输出0,N-MOS导通,IO引脚是低电平:输出1,N-MOS不导通,IO引脚是高阻态(P-MOS从不被激活). 所以配置为开漏模式时要想IO引脚输出0和1,必须外加上拉电阻. 1.可以将多个开漏输出的Pin,连接到一条线上.形成 "与逻辑" 关系. 2.可以利用改变上拉电源的电压,改变传输电平.如图2, IC的逻辑电平由电源Vcc1决定,而输

推挽输出:内部强上拉,灌.拉电流均达到20mA,不允许外部将其拉低 开漏:内部所有上拉全部断开,若要使用,必须在外部加上拉.这样的话,其驱动能力完全由设计人员决定.如8051的P0口.特殊情况:若该口做AD使用时,可不加外部上拉电阻