由多个电容组成的去耦旁路电路,电容怎么布局摆放,先大后小还是先小后大？

PCB设计规范与指南, 电磁兼容 EMC, 高频高速PCB设计 by xfire

去耦旁路电磁兼容高速电路设计

对于噪声敏感的IC电路，为了达到更好的滤波效果，通常会选择使用多个不同容值的电容并联方式，以实现更宽的滤波频率，如在IC电源输入端用1μF、100nF和10nF并联可以实现更好的滤波效果。那现在问题来了，这几个不同规格的电容在PCB布局时该怎么摆，电源路径是先经大电容然后到小电容再进入IC，还是先经过小电容再经过大电容然后输入IC。

我们知道，在实际应用中，电容不仅仅是理想的电容C，还具有等效串联电阻ESR及等效串联电感ESL，如下图所示为实际的电容器的简化模型：

在高速电路中使用电容需要关注一个重要的特性指标为电容器的自谐振频率，电容自谐振频率公式表示为：

自谐振频率点是区分电容器是容性还是感性的分界点，低于谐振频率时电容表现为电容特性，高于谐振频率是电容表现为电感特性，只有在自谐振频率点附近电容阻抗较低，因此，实际去耦电容都有一定的工作频率范围，只有在其自谐振频率点附近频段内，电容才具有很好的去耦作用，使用电容器进行电源去耦时需要特别注意这一点。

电容的特性阻抗可表示为：

可见大电容（1uF）的自谐振点低于小电容(10nF)，相应的，大电容对安装的PCB电路板上产生的寄生等效串联电感ESL的敏感度小于小电容。

SO，小电容应该尽量靠近IC的电源引脚摆放，大电容的摆放位置相对宽松一些，但都应该尽量靠近IC摆放，不能离IC距离太远，超过其去耦半径，便会失去去耦作用。

以上情况适用于未使用电源平面的情况，对于高速电路电路，一般内层会有完整的电源及地平面，这时去耦电容及IC的电源地引脚直接过孔via打到电源、地平面即可，不需用导线连接起来。