数字部件

电路基础

电路基础

电路基础里面关键是要知道MOS管(由电压控制导通的这样一种器件是各种门电路的基础)分为pMOS和nMOS。pMOS和nMOS形成各种门点路的方法在后面有

  • P型半导体:主要靠空穴导电
  • N型半导体:主要靠自由电子导电
  • PN结:p端负电荷。n端正电荷。

  • 二极管:单向导通性
  • 晶体三极管(NPN、PNP),三个电极分别为基极,集电极,发射级——具有电流分配和放大作用
  • 场效应管(field-effect transistor,FET):用电场来控制固体材料导电能力的有源器件。
    • 一种极性的载流子。单极型晶体管。半导体三极管是双极型晶体管。
  • MOS管(metal。oxide,semiconductor):加电后能够导通

logic gate

  • single input:NOT,buffer
  • two:and,or,xor,nand,nor,xnor

  • Vdd高GND低
  • 经常使用与非和或非

pmos & nmos

  • nmos
  • pmos
  • 画法
  • 圆圈代表非,pmos正电导通。p端低电平吸正电
  • pmos pass 0,nmos pass 1
  • cmos(c代表互补)

从pnMOS到门,门的实现

cmos电路画法

not gate

nand gate

依据须要将pmos nmos串并联起来。pmos并联则仅仅要有1就通过。nmos串联则必须都是0才通过。

因此画的时候第一步识别特殊值。比方NOR3,仅仅有全0才是1

practice:从pMOS,nMOS到门

组合逻辑。从逻辑到门

组合逻辑

  • 实现加法,按位来进行运算。输入为两个数同一位的01值,以及上一位的进位。产生的值为计算结果和给下一位的进位。针对每一种情况列出真值表就可以得到组合逻辑。

  • 定义
    • implicant蕴含式:product of literals
    • minterm最小项/乘积项:product that include all variables
    • maxterm最大项/和项:sum that include all variables
  • SOP(sum of products)
  • POS(product of sums)
  • 化简组合逻辑DeMorgan’s Theorem
  • bubble pushing
  • 从逻辑到门
  • 输入在原理图的左边或者顶部,输出在原理图的右边或者底部
  • example
    • priority circuit:
    • multiplexer
    • decoder

时序逻辑

state elements

  • bistable circuit:双稳态电路

    • store 1 bit of state in the state var(Q or !Q)
    • no input to control the state
  • SR Latch:SR(set/reset)锁存器
    • 由于SR对称,所以上0下1也一样
    • 因此SR能够控制Q的值,并能保存状态
  • D Latch:D锁存器
    • CLK控制是否将D的影响传过去,D控制能够传输的信号
  • D Flip-flop:D触发器
    • CLK控制什么时候状态能够传递。D控制能够传递过去的信号。仅仅有当CLK从0到1的时候。信号能够传递。
  • D-latch & D-flip-flop状态改变
    • D-latch仅当CLK为1时,状态可能改变
    • D-flip-flop仅当CLK由0到1时,状态可能改变

FSM

实验一:七段数码管的译码显示实验

时间: 2024-10-30 12:24:34

数字部件的相关文章

数字系统中的亚稳态及其解决办法

本文转自http://www.cnblogs.com/linjie-swust/archive/2012/01/07/YWT.html 1. 应用背景 1.1         亚稳态发生原因 在FPGA系统中,如果数据传输中不满足触发器的Tsu和Th不满足,或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery time)不满足,就可能产生亚稳态,此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态,在这段时间里Q端在0和1之间处于振荡状态,而不是等于数据输入端D

【转】数字电路设计中的亚稳态及其解决方法

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态.当一个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上.在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去. 1.亚稳态发生的原因 在同步系统中,如果触发器的setup time / hold time不满足,就可能产生亚稳态,此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态,在这段时间里Q端毛刺.

FPGA亚稳态

1. 应用背景 1.1         亚稳态发生原因 在FPGA系统中,如果数据传输中不满足触发器的Tsu和Th不满足,或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery time)不满足,就可能产生亚稳态,此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态,在这段时间里Q端在0和1之间处于振荡状态,而不是等于数据输入端D的值.这段时间称为决断时间(resolution time).经过resolution time之后Q端将稳定到0或1上,但是稳定到0或

几个有关FPGA的概念

<数字设计--原理和实践>(John F.Wakerly)的书 FPGA同步时钟设计 简单说就是 一个系统中(或系统中的一部分)都采用同一个时钟触发.系统中的(D)触发器全部都连接到一个时钟,而且只控制触发器的同步端(输入,同步置位,同步复 位).这样的系统是相对于异步系统而言的,异步系统并不是不同的触发器时钟端连接到不同的时钟信号的系统(一般的这样叫做跨时钟系统,是相对几个较小的同 步系统的组合),而是更本没有了时钟的概念,依靠和触发器构造一样的反馈电路组成.相对于异步系统,同步系统更好设计

嵌入式工程师必知必会 —— 读书笔记1、需掌握的知识

<嵌入式工程师必知必会>,Lewin A.R.W.Edwards 著:张乐锋等译. 很多人推荐这本书,最近也一直在看,把觉得有用的东西记录下,以后自己可以看看,也希望能给想学习嵌入式的朋友带来一点帮助. 一.嵌入式工程师应该掌握的知识 这里给出了一些理论知识与实践技能,我个人认为这些理论知识与实践技能是嵌入式工程师必须掌握的. 1.至少要对印制电路板中电源的走线有基本理解,了解糟糕的布局布线对对电源质量造成什么样的严重后果. 2.同样,你还应该对印制电路板的布线如何影响信号传播有基本理解. 3

FPGA中亚稳态——让你无处可逃

1.1         亚稳态发生原因 在FPGA系统中,如果数据传输中不满足触发器的Tsu和Th不满足,或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery time)不满足,就可能产生亚稳态,此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态,在这段时间里Q端在0和1之间处于振荡状态,而不是等于数据输入端D的值.这段时间称为决断时间(resolution time).经过resolution time之后Q端将稳定到0或1上,但是稳定到0或者1,是随机的,

《世界是数字的》(1/4)

用一周的时间看完了这本书的第一部分-硬件,这本书相较于那些计算机专业书籍(谭浩强C程序设计)来讲确实很生动,作者善于拿自己做例子,语言也幽默风趣.读这本书收获很多,把我带入了计算机的大门,下面是重点摘录. 一.计算机里有什么 1.一台计算机拥有以下结构:一个处理器(CPU).一些主存储器(内存).一些大容量存储器(磁盘)和各种各样的其他部件,通过一组叫做总线的线缆把所有这些连接起来,在各部分之间传输信息. 2.英特尔双核酷睿2.1GHz的意思是:这个CPU是英特尔制造的,一个集成电路芯片上有两个

Tkinter类之窗口部件类

Tkinter类之窗口部件类 Tkinter支持15个核心的窗口部件,这个15个核心窗口部件类列表如下: 窗口部件及说明: Button:一个简单的按钮,用来执行一个命令或别的操作. Canvas:组织图形.这个部件可以用来绘制图表和图,创建图形编辑器,实现定制窗口部件. Checkbutton:代表一个变量,它有两个不同的值.点击这个按钮将会在这两个值间切换. Entry:文本输入域. Frame:一个容器窗口部件.帧可以有边框和背景,当创建一个应用程序或dialog(对话)版面时,帧被用来组

Arduino周边模块:LED部件

Arduino周边模块:LED部件 1. LED的使用 LED的原理: LED是会发光的二极管,它具有单向导电性.两端加上正向电压,即能将电能转化为光能. 正向电压就是正极加高电压,负极加低电压 对于LED的正负极判断: 一般长引脚的是正极,短引脚的是负极. 观察LED的头部,里面有一宽一窄两个金属块,一般窄的金属块连接的引脚是正极,宽的金属块连接的引脚是负极. 数字电平: 电压的另一种解读方式 高电平对应数字逻辑的1,低电平对应数字逻辑的0 Arduino的数字端口 (在数字端口不够用的情况下