于博士信号完整性年中研讨会北京站预约报名

信号完整性--系统化设计方法及案例分析》高级研修班

主办单位:北京中鼎畅讯科技有限公司

举办时间2017714-15日(2天)

举办地点:北京

课程简介

信号完整性是内嵌于PCB设计中的一项必备内容,无论高速板还是低速板或多或少都会涉及信号完整性问题。仿真或者guideline的确可以解决部分问题,但无法覆盖全部风险点,对高危风险点失去控制经常导致设计失败,保证设计成功需要系统化的设计方法。许多工程师对信号完整性知识有所了解,但干活时却无处着手。把信号完整性设计落到实处,也需要清晰的思路和一套可操作的方法。系统化设计方法是于争博士多年工程设计中摸索总结出来的一套稳健高效的方法,让设计有章可循,快速提升工程师的设计能力。

本课程详细介绍了信号完整性(SI)和电源完整性(PI)知识体系中重要的知识点,以及经常导致设计失败的隐藏的风险点。围绕这些知识点,通过一个个案例逐步展开系统化设计方法的理念、思路和具体操作方法。最后通过一个完整的案例全面展示对整个单板进行系统化信号完整性设计的执行步骤和操作方法。

课程收益

让设计有章可循!学完本课程,能理清设计思路,掌握一套可操作的设计方法,以及必备的知识点,把信号完整性设计真正落到实处。

课程对象

从事硬件开发部门主管、硬件项目负责人、SI工程师、硬件开发工程师、PCB设计工程师、测试工程师、系统工程师、质量管理人员等。

课程大纲

信号完整性--系统化设计方法及案例分析》课程大纲

1、信号完整性问题及解决方法

本部分阐述信号完整性问题的产生原因,影响信号完整性的各种因素,以及各因素之间的互相作用,辨识潜在风险点。信号完整性设计中5类典型问题的处理方法辨析。初步认识系统化设计方法。通过本部分学习,对信号完整性问题形成宏观上的认识。

2、信号传播、返回电流、参考平面

合理选择参考平面、控制耦合、规划控制返回电流,是信号完整性设计的一项最基本但非常重要能力。信号传播方式是理解各种信号完整性现象的基础,没有这个基础一切无从谈起。返回电流是很多问题的来源。参考平面是安排布线层、制定层叠结构的依据。耦合问题导致PCB设计中可能产生很多隐藏的雷区。本部分用直观的方式详细讲解这些内容。通过案例展示如果处理不当可能产生的问题,以及如何在系统化设计方法中应用这些知识。

3、串扰、地弹、其他耦合干扰

本部分详细讲解形形色色的串扰现象,深化理解耦合产生的问题,以及需要特别注意的关键点。串扰地弹等对信号的影响。解决问题经常采用的手段和技巧。工程上如何进行控制。通过本部分学习,可以从耦合角度深入理解PCB这一立体的多导体结构内部。清晰的了解哪些地方需要控制以及如何控制。通过案例分析进一步理解系统化设计方法。

4、反射、拓扑、端接与工程设计

本部分首先通过几个案例展示反射可能引起的问题或故障。然后详细讲解解决这些问题所需的与反射有关的知识点。最后以这些知识为支撑,详细讲解处理这些问题的思路、方法,以及怎样分析问题。通过本部分学习可以掌握反射拓扑端接等基础知识,如何运用这些知识解决工程问题,形成清晰的思路。通过案例分析进一步理解系统化设计方法。

5、差分互连

本部分讲解差分设计必备的基础知识,差分设计应注意的问题。最后通过一个差分对设计的案例进一步认识系统化设计思想以及设计方法。

6、电源系统设计

本部分讲解电源如何影响信号以及信号如何影响电源、目标阻抗设计方法、电容网络配制方法、电源设计中的层叠问题、磁珠滤波Layout注意事项。

7、完整的项目案例

本部分通过一个完整的项目案例,详细阐述系统化设计方法在项目中是如何操作执行的。通过Step by step的方式逐步展开,完整展示系统化设计方法的操作步骤。

讲师介绍

于争博士 著名实战型信号完整性设计专家

北京中鼎畅讯科技有限公司总经理,高速PCB设计团队负责人。拥有《信号完整性揭秘--于博士SI设计手记》等多本学术及工程技术专著。录制的60集《Cadence SPB15.7 快速入门视频教程》深受硬件工程师欢迎。

16年精研信号完整性,长期从事高速PCB信号完整性设计工作,帮助企业解决高速电路设计难题、故障整改等。采用系统化的信号完整性设计方法,高速PCB一板成功已常态化。多年来设计的电路板达到28层,信号速率超过12Gbps,单电压轨道电流达到70安培,微弱信号达到几个毫伏。设计的电路板类型包括:高速数字板卡、高难度数模混合板,大型高速背板、测试夹具等等,在多个大型项目中对技术方案和技术手段进行把关决策,在高速电路信号完整性设计方面积累了丰富的经验。

2010年至今,主讲百余场信号完整性设计、信号完整性仿真等课程。曾为GE医疗,HP研发,国机集团,青岛四方车辆,伟世通,创维,海信、上海先锋商泰、信利半导体,海兰信等多家企业及科研院所提供信号完整性设计及技术培训服务。高速PCB故障定位及整改方案设计已成为常态化的项目。业务领域覆盖通信、医疗、航空航天、汽车电子、雷达、导航、消费电子、铁路、船舶、工控等等多个行业。

于争博士创办的北京中鼎畅讯科技有限公司是一家专注信号完整性设计的科研及技术服务类专才型企业,因为“专”所以“精”。为企业解决高速电路设计中的难题,解决别人解决不了的问题。中鼎畅讯提供的服务涵盖信号完整性设计、高速PCB故障整改、信号完整性仿真、电源完整性仿真、信号完整性培训等多个方面,满足客户的多方面多层次需求。

课程费用

费    用: 3500元/人(含讲师费、全套资料、两天午餐费、茶点费、证书费)

付款方式:转账

开 户 行:中国农业银行北京惠新里支行

账    号:11191101040010915

户    名:北京中鼎畅讯科技有限公司

以上如有疑问,敬请联系。

联 系 人: 向欣

联系邮箱:[email protected]

电    话:010-52322602

传    真:010-52322602

手    机:18707194571

时间: 2024-10-10 08:03:36

于博士信号完整性年中研讨会北京站预约报名的相关文章

什么时候需要进行信号完整性分析?(于博士信号完整性)

什么时候需要进行信号完整性分析?这个问题可能很多人都有疑问. 回答这个问题其实很简单,只需要观察几个现象:您在做PCB的时候是否有调不通的情况?是不是需要反复试验很多电阻电容的值才能勉强让PCB跑起来?是不是总是会出现莫名其妙的问题影响电路工作?是不是需要多次打板才能搞好? 如果有这些现象,那么您需要考虑是不是信号完整性出了问题.什么时候需要考虑信号完整性问题,和电路的速率没有多大关系,很多人有这样的认识误区,认为只有高速电路才需要考虑信号完整性问题,低速电路不用管.还有相当一部分人认为,信号完

信号完整性分析入门建议

随着芯片的集成度越来越高,生产工艺的改善及成本压力的增加,芯片厂商在生产芯片时,芯片的沟道越来越短.这造成了即使频率很低的信号,其上升下降时间会非常的小,在板级设计时,如果设计不合理,信号的过冲及振荡现象严重.所以,正如Eric Bogatin所说:有两种工程师,一种是已经遇到了信号完整性问题,另一种是即将遇到信号完整性问题.因此,关于信号完整性的分析就显得格外重要. 这里,主要是谈谈学习的方法.顺序.仿真软件.测试测量.电源完整性.电磁兼容.一.关于学习的方法 刚开始的时候,可以先看看"中兴通

信号完整性问题的几个基本原则

1.任何一段互连线,无论线长和形状如何,也不论信号的上升时间如何,都是一个由信号路径和返回路径构成的传输线.一个信号在沿着传输线前进的每一步中,都会感到一个瞬态阻抗.如何瞬态阻抗为常数,就像像传输线具有均匀的截面积一样,则其信号质量有奇迹般的改善. 2.把“接地”这一个术语忘掉,因为它造成的问题比它要解决的问题还要多.每一信号都有返回路径.抓住“返回路径”,就像对待信号去寻找并处理返回路径,这有助于培养处理问题的直觉能力. 3.当电压变化的时候,电容上就有电流流过.对于信号的陡峭边沿,即使电路

信号完整性分析第一章小结

空间 5.为了发现.修正和防止信号完整性问题,必须将物理设计转化为等效的电路模型并这个模型来仿真出波形,以便在制造出产品之前预测器性能. 6.使用三种级别的分析累计算电气效应——经验法则,解析近视和数值仿真工具,这些分析都可以应用于建模和仿真. 7.测量无源器件的和互连线的电气性能的仪器一般有三种:阻抗分析仪.网络分析仪和时频反射仪. 8.这些仪器对减小设计风险.提高建模和仿真过程精度的可信度起着重要作用. 9.理解四种信号完整性的问题可以得出消除这些问题的最重要方法.下图总结了这四种信号完整性

PCB设计与信号完整性

之前设计板卡时,未曾系统的学习关于SI相关知识.将之前的资料整理如下: 与SI有关的因素:反射,串扰,辐射.反射是由于传输路径上的阻抗不匹配导致:串扰是由于线间距导致:辐射则与高速器件本身以及PCB设计有关. (1)信号线的阻抗匹配   传输线判断 利用之前判断高速信号的公式,所以对于高速和低速的区分,需要考虑信号频率和传输路径长度. 判断步骤: 1)获得信号的有效频率Fknee 和走线长度 L: 2)利用Fknee 计算出信号的有效波长λknee,,即λknee = C /Fknee ; 3)

信号完整性之差分对设计3(仿真差分对)

对差分对仿真,首先要提取差分对的拓扑,然后对其进行仿真并对仿真结果进行分析. (1)启动Allegro PCB SI GXL,打开D:\diffPair\PCI4.brd. (2)执行Analyze->Preferences,弹出Analysis Preferences对话框. (3)在InterconnectModels标签页设置Percent Manhattan为100,Default Impedance为100ohm,Default Diff-Velocity为1.4142e+008 M/

信号完整性之差分对设计5(差分对布线)

在差分对约束的情况下对差分对进行布线,实例下载地址:http://download.csdn.net/detail/wu20093346/7747837 (1)使用Allegro PCB SI GXL打开PCI5.brd.执行Display-Ratsnest,弹出Display-Ratsnest对话框. (2)在Select By栏选择Net,在Net Filter输入LOOP*. (3)单击LOOPIN_P和LOOPIN_N,显示飞线,单击OK,关闭对话框. (4)执行Route-Connec

信号完整性之差分对设计6(后布线分析)

对已经完成布线的差分对进行后布线分析. (1)执行菜单命令Analyze-Preferences,选择Interconnect Models,设置互连参数如图: (2)单击OK,关闭对话框. (3)打开Allegro Constraint Manager,执行Tools-Options,弹出Options窗口,按图进行设置: (4)在Allegro Constraint Manager执行Objects-Filter,弹出Filter窗口,设置如图: (5)单击OK,关闭Filter窗口. (6

信号完整性之差分对设计4(差分对约束)

建立差分对约束: (1)设置差分对约束,从SigXplorer PCB SI GXL打开diff_sim.top拓扑. (2)执行Setup-Constraints,弹出Set Topology Constraints对话框 (3)选择Diff Pair标签页,设置如图: (4)单击OK,关闭对话框,File->Save,保存拓扑,File->Exit. (5)应用差分对拓扑,打开Allegro Constraint Manager窗口,执行File-Import-Electrical CSe