开篇-我眼中的FPGA

既然是开篇,那就来闲话叨一叨FPGA吧。

掰掰指头,结识FPGA估计有5年多。作为嵌入式工程师,每天的日常充斥着ARM、DSP、操作系统、通讯、总线等耳熟能详的词汇,日日徜徉其中,而这当中,最特立独行的就是FPGA。FPGA没有形状,但又可以捏出任何形状,相对于MCU/CPU开发来说,FPGA至少意味着一个词:自由。

FPGA就像一张纸,你可以画上任何你想要的形状,而MCU/CPU下的软件开发则要遵从固定的架构约定来按章办事。这是FPGA的魅力所在,但有时自由度太大也是个问题:容易失去方向。不知道有多少人和我一样,接触一段时间FPGA之后渐渐有些迷失:我到底要做什么才能变成高手?

如果是ARM开发,你可以很清晰看到一个小白慢慢打怪升级变成武林高手的路线:熟悉ARM体系架构,练习裸机编程熟记外设操作,进而进军操作系统,钻研Linux、RTOS,各种进程调度、信号量、互斥锁信手拈来,再而钻研内核、驱动、文件系统、数据结构、网络通信等等,照此路线操练不辍,假以时日,不成高手也会有小成,就像练习武术秘籍,满满都是套路。但是FPGA呢?这是张白纸,我搞清了有哪些颜料可以使用(芯片资源),掌握了画笔的使用方法(开发工具及语言),也习得一些绘画方法,作些普通画作不成问题,但为何总是觉得没有实感,望不到成为高手之路?

其实,FPGA虽然没有固定套路,但不代表没有套路,也如绘画一样,虽然你可以随意落笔自已挥洒,但往往也脱不开不同的画派风格。如果想提升技艺,如果是自己闭门练习,到一定阶段之后只是低级重复,而有一个方法可以无限逼近大师,那就是临摹。

闲话就说到这,下一篇,咱们再来说说FPGA的应用领域、方向,以及绘制一本FPGA进阶的武术套路吧!

时间: 2024-10-06 00:27:33

开篇-我眼中的FPGA的相关文章

Verilog HDL那些事儿

第一章:我眼中的 FPGA 和 Verilog HDL 1."在笔者的心里,FPGA 宛如 “一堆乐高积木”和 Verilog HDL 是自己的手(工具) ,自己可以随心所愿的要怎么拆就怎么拆." 第二章:低级建模 - 基础知识 1.Verilog HDL 不是“编程”是“建模”.“建模”这一词是指,使用“硬件描述语言”去建立某个资源模块.如果说 c 语言可以使用“编程”一词,那么 Verilog HDL 语言使用“建模”这一词更适合不过了.Verilog HDL 语言是一种富有 “形

FPGA与simulink联合实时环路系列—开篇

FPGA与simulink联合实时环路系列-开篇 如今FPGA开发过程势必要涉及到一个过程:验证仿真,验证很多情况下是在Matlab上进行的,而仿真大部分初学者都是采用Modelsim仿真软件进行.比如设计一个信号滤波模块,验证该滤波模块是在Matlab上进行设计验证,得到该模块的设计参数和设计结构,然后再转换为RTL代码,再用Modelsim软件进行仿真,这个过程涉及到采用matlab软件产生待测试的信号,输入到RTL代码中,然后在通过Modelsim软件进行仿真得到处理后的信号,再将该信号输

自己动手写处理器开篇介绍

将陆续上传本人写的新书<自己动手写处理器>(尚未出版),今天是开篇,我尽量每周四篇 内容简介 本书使用Verilog HDL设计实现了一款兼容MIPS32指令集架构的处理器--OpenMIPS.OpenMIPS处理器具有两个版本,分别是教学版和实践版.教学版的主要设想是尽量简单,处理器的运行情况比较理想化,与教科书相似,便于使用其进行教学.学术研究和讨论,也有助于学生理解课堂上讲授的知识.实践版的设计目标是能完成特定功能,发挥实际作用. 全书分为三部分.第一部分是理论篇,介绍了指令集架构.Ve

Altera FPGA中的pin进一步说明

最近END china上的大神阿昏豆发表了博文 <FPGA研发之道(25)-管脚>,刚好今天拿到了新书<深入理解Altera FPGA应用设计>第一章开篇就讲pin.这里就两者的知识做一个整理.至于cyclone IV器件的I/O特性笔记博文后续会补上. 上一篇Altera FPGA中的pin简介已经对altera FPGA中的pin做了一个简要的全面说明,下面就做一些深入的了解 1,一般来说,DDR的接口信号最好能在一个BANK上约束,如果不能则其控制信号要约束到同一BANK上,

【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验十四:储存模块

实验十四比起动手笔者更加注重原理,因为实验十四要讨论的东西,不是其它而是低级建模II之一的模块类,即储存模块.接触顺序语言之际,“储存”不禁让人联想到变量或者数组,结果它们好比数据的暂存空间. 1. int main() 2. { 3. int VarA; 4. char VarB; 5. VarA = 20; 6. VarB = 5; 7. } 代码14.1 如代码14.1所示,主函数内一共声明两个变量VarA与VarB(第3~4行).VarA是两个字节的整型变量,VarB是一个字节的字符变量

FPGA三段式状态机的思维陷阱

用三段式描述状态机的好处,国内外各位大牛都已经说的很多了,大致可归为以下三点: 1.将组合逻辑和时序逻辑分开,利于综合器分析优化和程序维护; 2.更符合设计的思维习惯; 3.代码少,比一段式状态机更简洁. 对于第一点,我非常认可,后两点在Clifford E. Cummings著的(Synthesizable Finite State Machine Design Techniques Using theNew SystemVerilog 3.0 Enhancements和The Fundame

实验箱FPGA部分测试报告及A8与FPGA链接测试报告

其实,我一开始还以为实验箱不会有什么问题只是让我们多学习东西才做这个测试的,结果发现还真的有不少问题. 1.实验准备部分 安装驱动时,win10系统无法正确安装usb-blaster Windows 8及以上的系统无法正常安装USB-Blaster驱动,在网上查找后发现了相关的解决办法 按部就班完成工作后,就可以安装USB-Blaster驱动了. 2.各实验情况 实验一:拨码开关程序设计 运行结果:失败. 在程序编译.管脚分配.接线连接都没错的情况下,无法显示结果.准确情况,无论拨哪一个开关,l

ASIC,DSP,MCU,ARM,FPGA 等网上牛人的一些理解

MPU是微机中的中央处理器(CPU)称为微处理器(MPU) MCU又称单片微型计算机(Single Chip Microcomputer)或者单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU.RAM.ROM.定时计数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机,为不同的应用场合做不同组合控制. DSP是一种独特的CPU,是以数字信号来处理大量信息的器件.其实时运行速度可达每秒数以千万条复杂指令程序,远远超过通用微处理器(MPU),它的强大数据处理能力和高运行速度,是最值得

2016年开篇 - 敏捷与成果经济

Manifesto for Agile Software Development 敏捷软件开发宣言 Individuals and interactions over processes and tools 个体和互动 高于 流程和工具 Working software over comprehensive documentation 工作的软件 高于 详尽的文档 Customer collaboration over contract negotiation 客户合作 高于 合同谈判 Resp